FABRICATION METHOD OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR **DEVICE**

Patent number:

JP2002329780

Publication date:

2002-11-15

Inventor:

NOGUCHI JUNJI; MARUYAMA HIROYUKI; OHASHI

TADASHI

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/768; H01L21/8238; H01L27/092

- european:

Application number: JP20010131941 20010427

Priority number(s):


Report a data error here

Abstract of JP2002329780

PROBLEM TO BE SOLVED: To improve insulation break down resistance between wirings having copper as the main conductive

layer.

SOLUTION: A buried wiring structure when the electric field concentrates in the upper portion has the main component of copper separated from the polished face of the insulation film of the circumference when the electric field concentrates in the upper portion.



存電性パリア終 主導体膜

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特并广(JP)

四公外開特許公報(A)

(11)特許出願公開番号 特第2002-329780

(P2002-329780A)

(43)公開日 平成14年11月15日(2002.11.15)

(51) Int.CL'

HOIL 21/768

21/8236 27/092

FI

HO11 21/90

27/08

チャトド(参考)

B 6F088

821F 5F04B

春空静水 未前水 静水県の観34 OL (全 SB 頁)

(21)出现参导

(32) 出贈日

特職2001-131941(P2001-131941)

平成19年4月27日(2001.4.27)

識別記身

(71) 出版人 000005108

株式会社日立製作房

東京都千代田区神田殿河台南丁目 6 書地

(72)発與者 野口 難司

東京都青梅市新町大丁目18番城の3 株式

会社日立製作所デバイス開発センタ内

(72) 発明者 丸山 福之

北京都青梅市新町六丁目18番地の8 株式

会社日立製作所デバイス開発センタ内

(74) 代型人 100080001

弁理士 尚井 大和


最終度に載く

(54) 【発明の名称】 半等体装置の製造方法および半等体装置

(57)【要約】

【課題】 銅を主導電層とする配線間の絶縁破壊耐性を 向上させる。

【解決手段】 銅を主成分とする埋込み配線の上部にお いて電界が集中する箇所が、その周囲の絶縁膜の研磨面 から雄闘するような埋込み配線構造とした。



【特許誌 北の館用】

【請求項1】 以下の工程を有することを特徴とする半 矮体装置の製造方法:

(a) 半導体基板の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部に、前記第1の絶縁膜の上面に対して政差が生じるような上面の高さを持ち、網を主成分として含む配線を形成する工程、(d) 前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項 2】 請求項 1 記載の半導体装置の製造方法において、

前記(o)工程は、

前記配線開口部内を含む前記第1の絶縁膜上に、配線形成用の第1の導体膜および銅を主成分とする配線形成用の第2の導体膜を順に堆積する工程、

前記配線形成用の第1,第2の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程。

前記配線の上面が、前記第1の絶縁限の上面よりも低くなるように、前記配線の上部を選択的にエッチング除去する工程を有することを特徴とする半導体装置の製造方法

【請求項 3】 請求項 1 記載の半導体装置の製造方法において

前記(c)工程は、

前記配線開口部内を含む前記第1の経緯膜上に、配線形成用の第1の導体膜および銅を主成分とする配線形成用の第2の導体膜を順に堆積する工程。

前記配線形成用の第1,第2の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程。

対記配線の上面が、対記第1の絶縁膜の上面よりも高くなるように、対記第1の絶縁膜の上部を選択的にエッチング除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項 4】 請求項 1 記載の半導体装置の製造方法に おいて、

前記(o)工程は、

前記配線開口部内を含む前記第1の絶縁膜上に、銅を主成分とする配線形成用の導体膜を堆積する工程。

前記録を主成分とする配線形成用の等体膜を研磨することにより。前記配線開口部内に配線を形成する工程、

前記配線の上面が、前記第1の絶縁膜の上面よりも低くなるように、前記配線の上部を選択的にエッチング除去する工程を有することを特徴とする半導体装置の製造方法

【諸求項5】 請求項1記載の半導体装置の製造方法において。

前記(o) 工程は:

前記配線開口部内を含む前記第1の絶縁限上に、鋼を主成分とする配線形成用の導体限を堆積する工程。

前記録を主成分とする配線形成用の導体膜を研磨することにより、前記配線関口部内に配線を形成する工程、 前記配線の上面が、前記第1の絶縁膜の上面よりも高く なるように、前記第1の絶縁膜の上部を選択的にエッチ

なるように、前記第1の絶縁膜の上部を選択的にエッチング除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項6】 請求項1記載の半導体装置の製造方法において、

前記(c) 工程後、前記(d) 工程の前に、

前記半導体基板に対してアンモニアガス雰囲気中においてプラスマ処理を施す工程を有することを特徴とする半 単体装置の製造方法。

【請求項7】 請求項1記載の半導体装置の製造方法において、

前記(c) 工程後、前記(d) 工程の前に、

前記半導体基板に対して水素ガス雰囲気中においてブラスマ処理を施す工程を有することを特徴とする半導体装置の製造方法。

【請求項8】 請求項1記載の半導体装置の製造方法において.

前記(c) 工程後、前記(d) 工程の前に、

前記半導体基板に対して水素ガス雰囲気中においてブラスマ処理を施す工程。

前記半導体基板に対してアンモニアガス雰囲気中においてプラスマ処理を施す工程を有することを特徴とする半 等体基準の製造方法。

【請求項9】 請求項8記載の半導体集核回路装置の製造方法において、前記水素ガスプラズマおよびアンモニアガスプラズマ処理の後、大気開放せずに連続して、前記第1の絶縁限および前記配額上に、前記第2の絶縁限を堆積することを特徴とする半導体集核回路装置の製造方法。

【請求項10】 請求項1記載の半導体装置の製造方法において、前記第1の絶縁限は、修誘電率な絶縁限からなることを特徴とする半導体装置の製造方法。

【請求項11】 請求項1記載の半導体装置の製造方法 において、前記第1の絶縁限は、低誘電率材料からなる 絶縁限上にキャップ用の絶縁限を核み重ねてなることを 特徴とする半導体装置の製造方法。

【請求項12】 請求項11記載の半導体装置の製造方法において、前記キャップ用の絶縁限は、銅の拡散を抑制または防止する性質を有することを特徴とする半導体装置の製造方法。

【請求項14】 請求項1記載の半導体装置の製造方法において、前記第2の絶縁膜は、銅の拡散を抑制または

防止する性質を有することを特徴とする半導体装置の製造方法。

【請求項15】 請求項14記載の半導体装置の製造方法において、前記第2の絶縁限は、炭化シリコン限、炭変化シリコン限またはトリメトキシシランガスを用いた酸化シリコン限からなることを特徴とする半導体装置の製造方法。

【請求項 1.5】 以下の構成を有することを特徴とする 半導体装置;

(a) 第1の絶縁限に形成された配線間口部、(b) 前記配線間口部内に埋め込まれるように設けられ、前記第1の絶縁限の上面に対して段差が生じるような上面の高さを持ち、銅を主成分として含む配線、(c) 前記第1の絶縁限および前記配線上に設けられた第2の絶縁限。【請求項17】 請求項16記載の半導体装置において、前記配線の上面高さが、前記第1の絶縁限の上面高さよりも低いことを特徴とする半導体装置。

【請求項19】 請求項16記載の半導体装置において、前記配線の上面高さが、前記第1の経縁膜の上面高さよりも高いことを特徴とする半導体装置。

【請求項19】 請求項16記載の半導体装置において、前記配線は、配線形成用の第1の導体膜と、これよりも相対的に厚く前記配線開口部内に埋め込まれた銅を主成分とする配線形成用の第2の導体膜とを有することを特徴とする半導体装置。

- [請求項2.0]---請求項1.6記載の半導体装置において、前記配線は、網を主成分とする配線形成用の導体膜からなることを特徴とする半導体装置。

【請求項21】 請求項16記載の半導体装置において、前記第1の絶縁映は、低誘電率な絶縁映からなることを特徴とする半導体装置。

【諸求項22】 請求項16記載の半導体装置において、前記第1の絶縁敗は、低誘電率材料からなる絶縁敗上にキャップ用の絶縁敗を経み重ねてなることを特徴とする半導体装置。

【請求項23】 請求項22記載の半端体装置において、前記キャップ用の絶縁敗は、銅の拡散を抑制または防止する性質を有することを特徴とする半導体装置。

【請求項24】 請求項23記載の半導体装置において、前記キャップ用の絶縁限は、炭化シリコン限、炭金化シリコン限またはトリメトキシシランガスを用いた酸化シリコン限からなることを特徴とする半導体装置。

【請求項25】 請求項15記載の半導体装置において、前記第2の絶縁限は、銅の拡散を抑制または防止する性質を有することを特徴とする半導体装置。

【請求項26】 請求項25記載の半媒体装置において、前記第2の絶縁限は、炭化シリコン限、炭室化シリコン限またはトリメトキシシランガスを用いた酸化シリコン関からなることを特徴とする半導体装置。

【請求項27】 第1の絶縁膜に形成された配線開口

部、前記配線開口部内に埋め込まれるように設けられた 銅を主成分として含む配線、前記第1の絶縁膜および前 記配線上に設けられた第2の絶縁膜を有し、前記配線に おいで電界が集中する角部を、その周囲の前記第1の絶 縁膜の上面から離間させたことを特徴とする半導体装 音。

[請求項28] 第1の絶縁既に形成された配線開口部、前記配線開口部内に埋め込まれるように設けられた 調を主成分として含む配線、前記第1の絶縁既および前 記配線上に設けられた第2の絶縁膜を有し、前記配線の上面の高さ位置を、前記第1、第2の絶縁膜の界面の高さ位置がらずらしたことを特徴とする半導体装置。

【請求項29】 第1の経縁限に形成された配線開口部、前記配線開口部内に埋め込まれるように設けられた 銅を主成分として含む配線、前記第1の経縁限および前 記配線上に設けられた第2の絶縁限を有し、前記第1の 絶縁限は、低調電率材料からなる絶縁限上に、銅の拡散 を抑制または防止する性質を有するキャップ用の絶縁限 を核み重ねてなることを特徴とする半導体装置。

【請求項30】 請求項29記載の半導体装置において、前記キャップ用の絶縁限は、炭化シリコン限、炭密化シリコン関またはトリメトキシシランガスを用いた酸化シリコン関からなることを特徴とする半導体装置。

【請求項31】 請求項29記載の半導体装置において、前記第2の絶縁膜は、銅の拡散を抑制または防止する性質を有することを特徴とする半導体装置。

【請求項32】 請求項31記載の半導体装置において、前記第2の絶縁限は、炭化シリコン限、炭室化シリコン限またはトリメトキシシランガスを用いた酸化シリコン限からなることを特徴とする半導体装置。

【請求項33】 第1の絶縁膜に形成された配線開口部、前記配線開口部内に埋め込まれるように設けられた網を主成分として含む配線、前記第1の絶縁膜および前記配線上に設けられた第2の絶縁膜を有し、前記第1の絶縁膜を、銅の拡散を抑制または防止する性質を有する絶縁材料で構成したことを特徴とする半導体装置。

【請求項34】 請求項33記載の半導体装置において、前記第1の絶縁限は、炭化シリコン限、炭変化シリコン限またはトリメトキシシランガスを用いた酸化シリコン限からなることを特徴とする半導体装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、銅を主導体層とする埋込み配線を有する半導体装置技術に適用して有効な技術に関するものである。

[0002]

【従来の技術】近年は、例えばダマシン(Damascene) と呼ばれる配執形成技術が検討されている。このダマシン法は、シングルダマシン(Single-Damascene)法とデ ュアルダマシン (Dual-Damascene) 法とに大別できる。 シングルダマシン法は、例えば絶縁限に配額滞を形成し た後、その絶縁膜上および配線溝内に配線形成用の主導 **電層を堆積し、さらに、その主導電層を、例えば化学的** 機械的研磨法(CMP;Chemical Mechanical Polishin g) によって配線游内のみに残されるように研磨するこ とにより、配線溝内に埋込み配線を形成する方法であ る。また、デュアルダマシン法は、絶縁限に配線進およ び下層配線との接続を行うための孔を形成した後、その 絶縁膜上、配線溝および孔内に配線形成用の主導電層を 堆積し、さらに、その主導電層をCMP等によって配線 游および孔内のみに残されるように研磨することによ り、配線溝および孔内に埋込み配線を形成する方法であ る。いずれの方法においても、配額の主導体材料として は、半導体装置の性能を向上させる観点等から、例えば 銅等のような低抵抗な材料が使用される。 銅はアルミニ ウムよりも低抵抗で信頼性における許容電流が2桁以上 大きいという利点を持ち、同じ配線抵抗を得るのに肤を 強くすることができるので、隣接する配線間の容量も低 **誠できる。しかし、銅は、例えばアルミニウム等のよう** な金属と比較して絶縁膜中に拡散され易いとされてい る。このため、銅を配線材料として用いる場合、銅から なる主導体層の表面(感面および側面)、すなわち、配 袋溝の内壁面 (側面および底面) に、銅の拡散を防止す るための薄い茣竜性パリア膜を形成する必要性があると されている。また、配線溝が形成された絶縁膜の上面上 の全面に、上記埋め込み配線の上面を覆うように、例え ば室化シリコン映等からなるキャップ映を堆積すること により、埋め込み配線中の銅が、埋込み配線の上面から 絶縁膜中に拡散するのを防止する技術がある。

[0000]

【発明が解決しようとする課題】ところが、本発明者らの検討結果によれば、上記銅を主導体層とする埋込み配録技術においては、以下の課題があることを見い出しませ

【〇〇〇4】すなわち、銅を配線材料に用いた場合、TDDB (Time Dependence on Die lectric Breakdown) 寿命が、他の金属材料(例えばアルミニウムやタングステン)に比べて悪しく短いという問題がある。その上、配線ピッチの微細化が進み、実効電界強度が増加する傾向にあることに加え、近年は配線容量を低減する観点等から酸化シリコンよりも誘電率の低い絶縁材料を配線間の絶縁限として使用する方向にあるが、誘電率の低い絶縁材料を配線間の絶縁限として使用する方向にあるが、誘電率の低い絶縁附上も般的に絶縁耐圧も低いことから、TDDB寿命の確保が益々困難になる状況にある。

[0005] 本発明の目的は、銅を主導体層とする配線 間の絶縁破壊耐性を向上させることのできる技術を提供 することにある。

【0006】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかに

なるであろう.

[0007]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

[0008] すなわち、本発明は、銅を主導体膜として 含む配線において電界が集中する箇所を、その周囲の絶 縁膜の研磨面から離間させるものである。

【0009】また、本発明は、銅を主導体膜として含む 配線の上部角の高さを、その配線が形成される絶縁膜 と、その配線を覆うように絶縁膜上に設けられた他の絶 縁膜との界面の高さに対して上または下方向にずらすも のである。

[0010]また、本発明は、網を主導体膜として含む 配線が形成される絶縁膜であって、その配線を覆うよう に絶縁膜上に設けられた他の絶縁膜と接ずる界面部分 に、網の拡散を抑制または防止する性質を有する絶縁膜 を設けたものである。

【0011】また、本発明は、網を主導体膜として含む 埋込み配線の絶縁膜において、少なくとも埋込み配線の 上面に接続される絶縁膜界面に接する部分に、網の拡散 を抑制または防止する性質を有する絶縁膜が配置される ように絶縁膜を構成したものである。

[00:12]

【発明の実施の形態】本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【ロロ13】1、TDDB(Time Dependence on Diele ctric Breakdown)寿命とは、絶縁破壊の時間的依存性を容額的に計る尺度であって、所定の温度(例えば140℃)の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度(例えば0、2MV/cm)に外挿して求めた時間(寿命)をいう。

【〇〇14】図1は、本願のT D D B 寿命測定に使用した試料を示し、図1 (a) は平面図、図1 (b) および図1 (c) は図1 (e) におけるB-B' 執断面およびC-C' 染断面を各々示す。この試料は実際にはウエハのTEG (Test Equipment Group) 領域に形成できる。図示するように一対の樹形配線 L を第2配線層M2に形成し、最上層のパットP1, P2に各々接続する。この樹形配線し間に電界が印加され電流が測定される。パットP1, P2は測定端子である。櫛形配線しの配線幅、配線間隔、配線厚さは何れも O. 5μmである。また、配線対向長は1.58×105μmとした。

[00:15] 図 2は、測定の概要を示した説明図である。試料は測定ステージSに保持され、パッド P 1, P 2間に電流電圧測定器(I / V測定器)を接続する。測定ステージSはヒータHで加熱され試料温度が140℃に調整される。TDDB寿命測定には定電圧ストレス法

と低電流ストレス法とがあるが、本願では絶縁膜に印加 される平均電界が一定となる定電圧ストレス法を用いて いる。電圧印加の後、時間の軽過とともに電流密度は減 少し、その後、急激な電流増加(絶縁破壊)が観測され る。ここでは、リーク電流密度が1μA/c m2に達し た時間をTDDB寿命(5MV/cmにおけるTDDB 寿命)とした。なお、本願において、TDDB寿命と は、特に言及しない限りD. 2MV/cmにおける破壊 時間(寿命)をいうが、広義には所定の電界強度に言及 した上で破壊までの時間としてTDDB寿命の語を用い る場合もある。また、特に言及しない限り、TDDB寿 命は、試料温度140℃の場合をいう。また、TDDB 寿命は前記の櫛形配線しで測定した場合をいうが、実際 の配線間の破壊寿命を反映することはいうまでもない。 【ロロ16】2、プラスマ処理とは、プラスマ状態にあ る環境に、基板表面、あるいは、基板上に絶縁膜、金属 膜等のような部材が形成されている時にはその部材表面 を暴露し、プラスマの化学的、機械的(ボンバードメン ト) 作用を表面に与えて処理することをいう。 一般にプ ラスマは特定のガス(処理ガス)に置換した反応室内に 必要に応じて処理ガスを補充しつつ、高周波電界等の作 用によりガスを奄離させて生成するが、 現実には完全に 処理ガスで置換することはできない。 よって、本願で は、例えばアンモニアプラズマと称しても、完全なアン モニアプラスマを意図するものではなく、そのプラスマ 内に含まれる不純物ガス(金素、酸素、二酸化炭素、水・ **燃気等)の存在を排除するものではない。同様に、言う** までもないことであるが、プラスマ中に他の希釈ガスや 添加ガスを含むことを排除するものではない。

【〇〇 17】3、遠元性券囲気のプラスマとは、遠元作用、すなわち、酸素を引き抜く作用を有するラジカル、イオン、原子、分子等の反応種が支配的に存在するプラスマ環境をいい、ラジカル、イオンには、原子あるいは分子状のラジカルあるいはイオンが含まれる。また、環境内には単一の反応種のみならず、複数種の反応種が含まれていても良い。例えば水素ラジカルとNH2ラジカルとが同時に存在する環境でも良い。

【0018】4.本類において例えば釼からなると表現した場合、主成分として銅が用いられていることを意図する。すなわち、一般に高純度な銅であっても、不純物が含まれることは当然であり、添加物や不純物も釼からなる部材に含まれることを排除するものではない。これは銅に限らず、その他の金属(金化チタン等)でも同様である。

【0019】5、化学機械研磨(CMP:Chemioal Meo hanical Polish)とは、一般に被研磨面を相対的に飲ら かい布様のシート材料等からなる研磨パッドに接触させ た状態で、スラリを供給しながら面方向に相対移動させ て研磨を行うことをいい、本願においてはその他、被研 磨面を硬質の既石面に対して相対移動させることによっ て研磨を行う CM L(Chemical Mechanical Lapping)、 その他の固定既拉を使用するもの、及び既拉を使用しない い既拉フリー CM P等も含むものとする。

【0020】5: 砥粒フリー化学機械研磨は、一般に研 粒の重量遮度が口、5%重量未満のスラリを用いた化学 機械研磨をいい、有砂粒化学機械研磨とは、砂粒の重量 遊度が D. 5%重量よりも高速度のスラリを用いた化学 機械研磨をいう。しかし、これらは相対的なものであ り、第1ステップの研磨が砥粒フリー化学機械研磨で、 それに続く第2ステップの研磨が有碳粒化学機械研磨で ある場合、第1ステップの研磨濃度が第2ステップの研 磨濃度よりも 1桁以上、望ましくは2桁以上小さい場合 などには、この第1ステップの研磨を研粒フリー化学機 械研磨という場合もある。本明細書中において、既粒フ リー化学機械研磨と言うときは、対象とする金属膜の単 位平坦化プロセス全体を断粒フリー化学機械研磨で行う 場合の他、主要プロセスを砥粒フリー化学機械研磨で行 い、副次的なプロセスを有断粒化学機械研磨で行う場合 も含むものとする。

【0021】7. 研磨液(スラリ)とは、一般に化学エッチング業剤に研磨所植を混合した懸濁液をいい、本願においては発明の性質上、研磨所粒が混合されていないものを含むものとする。

【0022】 8、 砥粒(スラリ粒子)とは、一般にスラリに含まれるアルミナ、シリカ等のような粉末をいう。 【0023】 9、 防食剤とは、金属の表面に耐食性、硬水性あるいはその両方の性質を有する保護膜を形成することによって、CMPによる研磨の進行を阻止または抑制する薬剤をいい、一般にベンツトリアゾール(BTA)などが使用される(詳しくは特開平8-54594号公報参照)。

[00:24] 10. 築電性パリア膜とは、一般に銅が層間絶縁膜内や下層へ拡散するのを防止するために、埋め込み配線の側面または底面に比較的強く形成される拡散パリア性の築電膜であり、一般に、変化チタン(TiN)、タンタル(TaN)等のような高融点金属またはその変化物等が使用される。

【〇〇25】11、埋込み配線または埋込みメタル配線とは、一般にジングルダマシン(single damasoene)やデュアルダマシン(dual damasoene)などのように、絶縁限に形成された溝や孔などの内部に導電限を埋め込んだ後、絶縁限上の不要な導電限を除去する配線形成技術によってパターニングされた配線をいう。また、一般にシングルダマシンとは、ブラグメタルと、配線用メタルとの2段階に分けて埋め込む、埋込み配線プロセスを言う。同様にデュアルダマシンとは、一般にブラグメタルと、配線用メタルとを一度に埋め込む、埋込み配線プロセスを言う。一般に、銅埋込み配線を多層構成で使用されることが多い。

【ロロ26】12、本願において半導体装置というとき

は、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、SOI (Sillioon On Insulator)基板やTFT (Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。

【0027】13. ウエハ(回路基板または基板)とは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板(一般にほぼ円板形、半導体ウエハ)、サファイア基板、ガラス基板、その他の絶縁、反絶縁またば半導体基板等並びにそれらの複合的基板を言う。 【0028】14. 半導体集積回路チップまたは半導体チップ(以下、単にチップという)とは、ウエハ工程(ウエハプロセスまたは前工程)が完了したウエハを単位回路群に分割したものを言う。

【0029】15.シリコンナイトライド、変化ケイ素または変化シリコン限というときは、SI3N4のみではなく、シリコンの変化物で類似組成の絶縁限を含むものとする。

【〇〇3〇】16. 低誘電率な絶縁既、絶縁材料とは、パッシペーション膜として形成される保護膜に含まれる酸化シリコン膜(たとえばTEOS(Tetraethoxysilane)酸化膜)の誘電率よりも低い誘電率を有する絶縁膜と定義できる。一般的には、TEOS酸化膜の誘電率をニ 4. 1~4. 2程度より低い低誘電率な絶縁膜と言う。

- [OO31]-以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

【〇〇32】また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

【0033】さらに、以下の実施の形態において、その 構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合 等を除き、必ずしも必須のものではないことは言うまで もない。

【0034】同様に、以下の実施の形態において、構成 要素等の形状、位置関係等に言及するときは、特に明示 した場合および原理的に明らかにそうでないと考えられ る場合等を除き、実質的にその形状等に近似または類似 するもの等を含むものとする。このことは、上記数値お よび範囲についても同様である。

【0035】また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0036】また、本実施の形態で用いる図面において

は、平面図であっても図面を見易くするためにハッチングを付す場合もある。

【DD37】また、本実施の形態においては、電界効果 トランジスタを代表するMIS・FET (Metal Insula tor Semiconductor Field Effect Transistor) をMI Sと略じ、pチャネル型のMIS・FETをpMISと 略し、nチャネル型のMIS・FETをnMISと略

【0038】以下、本発明の実施の形態を図面に基づいて詳細に説明する。

【0039】(実施の形態1)まず、本発明者らによっ て検討された上記銅を主導体層とした埋込み配線間にお けるTDDB寿命の劣化原因について説明する。TDD B寿命の劣化は、一般に配線材料に適用された銅が周辺 に拡散し、これが配線間の絶縁破壊耐圧を低下させると 考えられている。しかし、本発明者らによる検討結果に よれば銅の拡散現象は、次のような要因が支配的である ことを初めて見出した。すなわち、第1は、隣接配額間 の絶縁膜中を拡散する銅は、原子状の銅よりも、酸化銅 (CuO) あるいは銅シリサイドから供給されるイオン 化銅が配線間の電位でドリフトし拡散する要因が支配的 である。第2は、銅の拡散経路は銅配線が形成された絶 縁膜と配線キャップ膜との界面が支配的である。 そし て、これらのことから、本発明者らは、T DDB寿命の 劣化が、次のようなメカニズムによるものであるこを初 -めて明らかにした。

【ロロ40】すなわち、銅を主導体膜とする埋込み配線 の表面には、CMP後の表面プロセスにより酸化銅(C u.O) が形成されたり、また、キャップ膜(室化シリコ ン膜) の形成の際に銅シリサイド (Cu化合物) が形成 されたりする。このような酸化銅あるいは銅シリサイト は、純粋な銅と比較してイオン化され易い。 このように してイオン化された銅は配線間の電界によりドリフトさ れ、配線間の絶縁膜に拡散される。一方、上記埋込み配 鎮を形成する絶縁膜(酸化シリコン膜)とキャップ膜 (金化シリコン族)との界面は、CMPダメージ、有機 物またはダングリングボンドが多く形成され、不連続で あり、密善性にも乏しい。 このようなダングリングポン ドの存在は、上記銅イオンの拡散を助長する作用を有 し、銅イオンは界面に沿ってドリフトされ拡散する。す なわち、配線間の前記界面にリークバスが形成される。 リークパスを流れるリーク電流は、長時間のリーク作用 と電流による熱ストレスも加わり、その後、加速度的に 電流値が増加して絶縁破壊に至る(T DDB寿命の低 下)。なお、このようなTDDB寿命の劣化原因につい ては、本願発明者による特願平11-226876号、 特願2000-104015号または特願2000-3 00853号に開示がある。

【0041】ところで、近年は、銅を主導体膜とする配線に加えて、配線間容量の低減等の観点から配線間に用

いられる絶縁膜の材料として、例えばFSG(高密度プラスマCVD(Chemical Vapor Deposition)法によるフッ素ドープ酸化膜(SiOF))、pSiOC、SiLK(米The Dow Chemical Co製、耐熱温度=490℃以上、絶縁破壊附圧=4、0~5、0MV/Vm)等のような誘電率の低い、いわゆるLow-K絶縁膜(Kは比誘電率)を用いることが本格的に検討されている。しかし、この場合、配線間の絶縁破壊耐圧が酸化シリコン膜を用いていた場合に比べて必然的に低くなる。

【0042】図3は、pTEOS(比誘電率=4.2)、FSG(比誘電率=3.5)、SILK(比誘電率=2.7)を用いた銅配線構造のTDDB寿命の測定結果を例示している。この結果から分かるように、銅配線に用いる絶縁膜のLow-K化が進むと、Low-K・総縁材料の物性から絶縁破壊耐圧も低下し、その結果、TDDB寿命の低下を招く。したがって、Low-K・経縁構造を適用する場合には、今まで以上に信頼度(TDDB寿命)の確保に対して核極的に対策する必要がある

【0043】図4は、配線間の絶縁膜としてSiLKを 用いて実際に作成した配線構造の断面TEM(Transmis) sion Electron Microscope) 写真の模式図である。絶縁 膜50上には、絶縁膜51~54が下方から頃に堆積さ れている。 絶縁棋 50, 53は、例えばTEOS (Tetr aethoxysi (ane)ガスを用いたプラズマCVD法で形成 された酸化シリコン((SiOx)からなる。 絶縁膜 5 D, 53の比誘電率は、例えば4. 2である。 絶縁 膜 5 1,54は、例えばプラスマCVD法で形成された室化 シリコン膜 (SixNy) からなる。 絶縁膜5.1, 5.4の 比誘電率は、例えば7である。絶縁限52は、例えば8 i LKからなる。絶縁限51~53には、配線第55が 掘られており、その内部に埋込み配線5.6が形成されて いる。埋込み配線56は、銅からなる主導体膜と、その 外周側面および底面を被覆する相対的に薄い上記導電性 バリア膜とを有している。埋込み配線56の厚さ(配線 沸55の深さ) h 1は、例えば438 n m程度または5 35n m程度である。埋込み配線56の下部の幅w 1 は、例えば240nm程度、上部の幅w2は、例えば2 5 On m程度である。そして、互いに隣接する埋込み配 執56において、下部の間隔d1は、例えば260nm 程度、上部の間隔は2は、例えば240mm程度であ

【0044】この断面TEM写真から実測値をデバイスシミュレータに入力し電界分布を計算した。例として5 Vの電圧を印加した場合の電界分布を図5に示す。黒途りの領域が最も電界分布の高い領域を示している。この結果から分かるように、埋込み配線56の上部、いわゆる CMP面(CMPで研磨された面)に電界が集中していることが分かる。さらに、埋込み配線56近傍のY1ーY1破線の電界分布を図6に示す。SiLKからなる

絶縁膜52における電界に対して、絶縁膜53と絶縁膜54との界面の電界は、約30%強くなっている。

【0045】このように、銅を主媒体膜とした埋込み配線構造においては、電界分布がCMP面に集中する。ここで、上記した電界集中モデルを図7に示す。CMP面の埋込み配線56の角部に電界が集中する理由として、例えば次の2つが考えられる。第1は、互いに隣接する埋込み配線間の距離が最も短い。第2は、埋込み配線の角部の形状が角形状となっていることである。このような電界集中節所では、上記銅のイオン化が助長される。このため、TDDB寿命の劣化の原因となる。

【0046】さらに、埋込み配線56の上部角に電界が 集中する理由ではないが、TDDB寿命を劣化させる原 因として、例えば次のような理由があることを本発明者 らは見出した。すなわち、埋込み配線56の上面側を腐 う絶縁限54は、比誘電率の高い室化シリコン膜を使用 している。このため、その絶縁限54において、互いに 隣接する埋込み配線間の中央全体における電界強度が高 くなる。この結果、その下層の酸化シリコン膜からなる 絶縁限53の電界も高くなる。この電界が高くなる部分 は互いに隣接する埋込み配線56間であり、また、絶縁 限53、54の界面はCMP面であることから、その高 電界によるTDDP寿命の劣化に対する影響も大きい。 その上、配線ビッチの縮小に伴い、実効電界強度が増加 するので、TDDB寿命の確保が益々困難になる。

【00.47】 そこで、本実施の形態においては、CMP、 面での埋込み配線への電界集中を緩和し、TDDB特性 を改善させることを検討した。

【00:48】本発明の技術思想を、例えばCMIS(Complementary MIS) - LSI(LargeScale Integrated of irouit)の製造方法に適用した場合を図8~図16を用いて説明する。なお、図8(a)はCMIS-LSIの製造工程中における要部平面図、図8(b)は図8

(a) の×1-×1線の断面図である。また、図9~図11、図13~図15は、各工程中における図8(a)の×1-×1線に相当する部分の断面図である。

【0049】図8に示すように、ウエハを構成する基板 1は、例えば 1~10 nem程度の比据抗を有する p型の単結晶シリコンからなる。基板 1 の主面(素子形成面)には、溝形の分離部(SGI: Shallow Groove Isolation)2が形成されている。この溝形の分離部2は、基板 1 の主面に形成された溝内に、例えば酸化シリコン膜が埋め込まれて形成されている。また、基板 1 の主面側には、p型ウエルPW Lおよび n型ウエルNW Lが形成されている。p型ウエルPW Lには、例えばホウ素が導入され、n型ウエルNW Lには、例えばリンが導入されている。このような分離部2に囲まれた p型ウエルPW Lおよび n型ウエルNW Lの活性領域には、nMISQ nおよび pMISQ pが形成されている。

[0050] nMISQnおよびpMISQpのゲート

絶縁膜3は、例えば厚さ6nm程度の酸化シリコン膜が らなる。ここでいうゲート絶縁限3の限厚とは、二酸化 シリコン換算限厚(以下、単に換算限厚という)であ り、実際の秩序と一致しない場合もある。ゲート絶縁膜 3は、酸化シリコン膜に代えて酸変化シリコン膜で構成 しても良い。すなわち、ゲート絶縁膜3と基板1との界 面に安衆を偏折させる構造としても良い。 酸室化シリコ ン膜は、酸化シリコン膜に比べて膜中における界面準位 の発生を抑制したり、電子トラップを低減したりする効 果が高いので、ゲート絶縁膜3のホットキャリア耐性を 向上でき、絶縁耐性を向上させることができる。また、 酸変化シリコン膜は、酸化シリコン膜に比べて不純物が 貫通し難いので、酸窒化シリコン膜を用いることによ り、ゲート電極材料中の不純物が基板1側に拡散するこ とに起因するしきい値電圧の変動を抑制することができ る。酸金化シリコン膜を形成するには、例えば基板1を NO、NO2またはNH3といった合金素ガス雰囲気中で 熱処理すれば良い。また、p型ウエルPW L およびn型 ウエル NW Lのそれぞれの表面に酸化シリコンからなる ゲート絶縁膜3を形成した後、基板1を上記した含金素 ガス雰囲気中で熱処理し、ゲート絶縁膜3と基板1との 界面に変素を偏折させることによっても、上記と同様の 効果を得ることができる。

【ロロ51】また、ゲート絶縁膜3を、例えば窒化シリ コン膜、あるいは酸化シリコン膜と変化シリコン膜との 複合絶縁膜で形成しても良い。酸化シリコン膜からなる。 ゲート絶縁膜3を二酸化シリコン換算膜厚で5nm未 満、特に3nm未満まで薄くすると、直接トンネル電流 の発生やストレス起因のホットキャリア等による絶縁破 壊耐圧の低下が顕在化する。 室化シリコン膜は、酸化シ リコン関よりも誘電率が高いためにその二酸化シリコン 換算限厚は実際の限厚よりも薄くなる。すなわち、変化 シリコン膜を有する場合には、物理的に厚くても、相対 的に薄い二酸化シリコン膜と同等の容量を得ることがで きる。従って、ゲート絶縁膜3を単一の室化シリコン膜 あるいはそれと酸化シリコン膜との複合膜で構成するこ とにより、その実効限厚を、酸化シリコン膜で構成され たゲート絶縁膜よりも厚くすることができるので、トン ネル漏れ電流の発生やホットキャリアによる絶縁破壊耐 圧の低下を改善することができる。

【OO52】nMISQnおよびpMISQpのゲート 電極4は、例えば低抵抗与結晶シリコン膜上にチタンシリサイド(TiSix)層またはコバルトシリサイド (CoSix)層を形成されてなる。ただし、ゲート電極構造は、これに限定されるものではなく、例えば低抵抗・多結晶シリコン膜、WN(空化タングステン)膜のは層膜で構成される、いわゆるポリメタルゲート構造としても良い。ゲート電極4の側面には、例えば酸化シリコンからなるサイドウォール 5が形成されている。

【0053】nMISQnのソースおよびドレイン用の半導体領域らは、チャネルに隣接するn-型半導体領域と、n-型半導体領域に接続され、かつ、n-型半導体領域域分だけチャネルから離間する位置に設けられたn・型半導体領域とを有している。n-型半導体領域およびn・型半導体領域には、例えばリンまたはヒ未が導入されている。一方、pMISQpのソースおよびドレイン用の半導体領域では、チャネルに隣接するp-型半導体領域と、p-型半導体領域に接続され、かつ、p-型半導体領域を、p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域とを有している。p-型半導体領域をp+型半導体領域を有している。p-型半導体領域をp+型半導体領域を有している。この半導体領域を有している。で

【0054】このような基板1上には絶縁膜8 a が堆積: されている。この絶縁限8aは、ゲート電極4,4の狭 いスペースを埋め込むことのできるリフロー性の高い 膜、例えばBPSG(Boron-doped Phospho Silicate GI ass) 腴からなる。また、スピン途布法によって形成され るSOG(Spin On Glass) 膜で構成しても良い。絶縁膜 8 a には、コンタクトホール9が形成されている。コン タクトホール9の底部からは半導体領域も、アの上面ー 部が露出されている。このコンタクトホール9内には、 プラグ10 が形成されている。 プラグ1 0は、例えばコ ンタクトホール 9の内部を含む絶縁膜 8 a 上に CV D法。 等で空化チタン(TiN)限およびタングステン(W) 膜を堆積した後、絶縁膜 8 e 上の不要な空化チタン膜お よびタングステン膜をCMP法またはエッチパック法に よって除去し、コンタクトホール 9内のみにこれらの膜、 を残すことで形成されている。

【0055】 経縁膜8 e 上には、例えばタングステンからなる第 1 層配線 L 1 が形成されている。第 1 層配線 L 1 は、プラグ 1 0 を通じて n M 1 S Q n および p M 1 S Q pのソース・ドレイン用の半導体領域 6, 7 やゲート電極4 と電気的に接続されている。また、絶縁膜8 e 上には、第 1 層配線 L 1 を覆うように、絶縁膜8 b, 8 c が下層から順に堆積されている。

【〇〇56】 絶縁限8bは、例えば有機ポリマーまたは有機シリカガラス等のような低誘電率材料からなる。この有機ポリマーとしては、例えば8iLK(米The Dow Chemical Co製、比誘電率=2.7、耐熱温度=49〇で以上、絶縁破壊耐圧=4.0~5、DMV/Vm)またはポリアリルエーテル(PAE)系材料のFLARE(米Honeywell Electronic Materials製、比誘電率=2.8、耐熱温度=40〇で以上)等がある。このPAE系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。上記有機シリカガラス(SiOC系材料)としては、例えばHSG-R7(日立化成工業製、比誘電率=2.8、

耐熱温度=550℃)、Black Diamond
(米Applied Materials, Ino製、比誘電率=3,0~
2,4、耐熱温度=450℃)またはp-MTES(日立開発製、比誘電率=3,2)等がある。この他のSi
OC系材料としては、例えばCORAL(米Novellus Systems, Ino製、比誘電率=2,7~2,4、耐熱温度=500℃)、Aurora2,7(日本エー・エス・エム社製、比誘電率=2,7、耐熱温度=450℃)等がある。

【0057】また、絶縁限8 bの低誘電率材料としては、例えばFSG(SiOF系材料)、HSQ(hydrogen silsesquioxane)系材料、MSQ(methyl silsesquioxane)系材料、ボーラスHSQ系材料、ボーラスMSQ材料またはボーラス有機系材料を用いることもできる。HSQ系材料としては、例えばOCD T-12(東京応化工業製、比誘電率=3.4~2.9、耐熱温度=450℃)、FO×(米Dow Corning Corp.製、比誘電率=2.9)またはOCL T-32(東京応化工業製、比誘電率=2.5、耐熱温度=450℃)等がある。

[0058] MSG系材料としては、例えばOCD T-9 (東京応化工業製、比誘電率=2.7、耐熱温度=600℃)、LKD-T200 (JSR製、比誘電率=2.7~2.5、耐熱温度=450℃)、HOSP (米Honeywell Electronic Materials製、比誘電率=2.5、耐熱温度=550℃)、HSG-RZ25 (日立化成工業製、比誘電率=2.5、耐熱温度=650℃)、OCL T-31 (東京応化工業製、比誘電率=2.3、耐熱温度=5.00℃)またはLKD-T400 (JSR製、比誘電率=2.2~2、耐熱温度=450℃)等がある。

【0059】ボーラスHSQ系材料としては、例えば×LK(米Dow Corning Corp. 製、比誘電字=2.5~2)、OCL T-72(東京応化工業製、比誘電字=2.2~1.9、耐熱温度=450℃)、Nanoglass(米Honeywell Electronic Materials製、比誘電字=2.2~1.8、耐熱温度=500℃以上)またはMesoELK(米Air Products and Chemicals, Inc、比誘電字=2以下)等がある。

【0060】ボーラスMSQ系材料としては、例えばHSG-6211×(日立化成工業製、比誘電率=2.4、耐熱温度=650℃)、ALCAP-S(旭化成工業製、比誘電率=2.3~1.8、耐熱温度=450℃)、OCL T-77(東京応化工業製、比誘電率=2.2~1.9、耐熱温度=600℃)、HSG-6210×(日立化成工業製、比誘電率=2.1、耐熱温度=650℃)またはsilice aerogel(神戸製鋼所製、比誘電率1.4~1.1)等がある。

【ロロ61】ボーラス有機系材料としては、例えばPo iyELK(米Air Productsand Chemicals, Inc、比誘 電字= 2以下、耐熱温度= 490℃)等がある。
【0062】上記SiOC系材料、SiOF系材料および絶縁膜 8 c は、例えばCV D法(Chemical Vapor Deposition)によって形成されている。例えば上記BlackDiamondは、トリメチルシランと酸素との温合ガスを用いたCV D法等によって形成される。また、上記p-MTESは、例えばメチルトリエトキシシランとN2Oとの湿合ガスを用いたCV D法等によって形成される。それ以外の上記低誘電字の絶縁材料は、途布法

【00.63】また、絶縁膜86上の絶縁膜80は、例えば酸化シリコン等からなる。この絶縁膜80は、いわゆるLow- Kキャップ用の絶縁膜であり、絶縁膜8bの機械的強度を確保する機能を有している。このような絶縁膜8b、8cには、第1層配線L1の一部が露出するスルーホール12が穿孔されている。このスルーホール12が穿孔されている。このスルーホール12が探孔されている。このスルーホール12内には、例えばタングステン等からなるプラグ13が形成されている。

で形成されている。

【0064】まず、本実施の形態においては、上記のよ うな基板1の主面上に、例えば映厚50mmの室化シリ コン膜等からなる絶縁膜(第1の絶縁膜) 8dをプラズ マCVD法等により堆積する。絶縁膜8dは、この室化 シリコン膜に代えて、ブラズマ CV D法で形成された炭 化シリコン (SIC) 膜、プラズマ CV D法で形成され た酸化シリコン膜、プラズマCVD法で形成されたSI CNを用いることができる。プラズマCVD法で形成さ れた炭化シリコン膜としては、例えばBLOK(AMA) T社製、比誘電率=4.3)がある。その形成に関して は、例えばトリメチルシランとヘリウム(またはN2-N H3) との退合ガスを用いる。また、上記プラズマ C V D法で形成された酸化シリコン膜としては、例えばP E-TMS (Canjon製、比誘電率= 3: 9) があ る。その形成に隠しては、例えばトリメトキシシランと 酸化室素(N2O)ガスとの温合ガスを用いる。 絶縁膜 8aの材料として、これらを用いることにより、誘電率。 を変化シリコン膜よりも大幅に下げることができ、配線 容量等を下げることができるので、 半導体集 積回路 装置 の動作速度を向上させることができる。

【0065】続いて、絶縁限8d上に、絶縁限8e,8 1 を下層から頃に堆積する。絶縁既(第1の絶縁限)8 eは、上記絶縁限8bと同じ低誘電率の絶縁限からなる。また、絶縁膜(第1の絶縁既、キャップ用の絶縁 限)81は、上記絶縁限8cと同じLow-Kキャップ用の絶縁限からなる。その後、フォトレジスト膜をマスクにしたドライエッチング法により、絶縁既81,8e,8dを選択的に除去し、配線清(配線間口部)14を形成する。配線溝14を形成するには、フォトレジスト膜から露出する絶縁限81,8eを除去する際に、絶縁既81,8eと、絶縁限81,8eと、絶縁限81をエッチングストッパと

して機能させる。すなわち、この絶縁限8dの表面でエッチングを一旦停止させた後、絶縁限8dを選択的にエッチング除去する。これにより、配線溝14の形成深さ精度を向上させることができ、配線溝14の掘り過ぎを防止できる。このような配線溝14は、その平面形状が、図8(e)に示すように、例えば帯状に形成されている。配線溝14の底面からは上記ブラグ13の上面が露出されている。

【0066】次に、上記配線溝14の内部に以下のよう な方法で埋め込み配線を形成する。まず、図9に示すよ うに、基版 1 の主面上の全面に、例えば室化チタン(T i N)等からなる厚さ5 On m程度の薄い導電性バリア 膜(第1の導体膜)15をスパッタリング法等で堆積す る。この導電性バリア膜 15は、後述の主導体膜形成用 の銅の拡散を防止する機能、その主導体膜と絶縁膜Bc ~81との密告性を向上させる機能および主導体膜のリ フロー時に銅の濡れ性を向上させる機能を有している。 このような機能を有する膜としては、窒化チタンに代え て、銅と殆ど反応しない室化タングステン(W N)、室 化タンタル (TaN) などの高融点金属室化物を用いる ことが好ましい。また、その変化チタンに代えて、高融 点金属室化物にシリコン(Si)を添加した材料や、銅 と反応し難いタンタル(Ta)、チタン(Ti)、タン グステン(W)、チタンタングステン(T TW)合金な" との高融点金属を用いることもできる。なお、本実施の 形態によれば、逆電性パリア膜15の膜厚を、例えば1 ロnm、それよりも小さい6~7 nmまたは5 nm以下 としても良好なTDDB特性を得ることができる。

【0067】 続いて、導電性パリア膜 1.5 上に、例えば 銅からなる主導体膜(第2の導体膜)15を堆積する。 本実施の形態では、主導体膜15をメッキ法で形成し た。メッキ法を用いることにより、良好な膜質の主導体 **祺 1 6 を埋め込み性良く、かつ、低コストで形成するこ** とができる。この場合、まず、導電性パリア棋15上 に、銅からなる強い導体膜をスパッタリング法で堆積し た後、その上に、銅からなる相対的に厚し導体膜を、例 えば電解メッキ法または無電解メッキ法によって成長さ せることで主導体膜22aを堆積した。 このメッキ処理 では、例えば硫酸銅を基本とするメッキ液を使用した。 【0068】ただし、主導体膜16をスパッタリング法。 で形成することもできる。この導電性バリア膜 15 およ び主導体膜16を形成するためのスパッタリング法とし ては、通常のスパッタリング法でも良いが、埋込み性お よび膜質の向上を図る上では、例えばロングスロースパ ッタリング法やコリメートスパッタリング法等のような 指向性の高いスパッタリング法を用いることが好まし い。また、主導体膜15をCVD法で形成することもで きる。

【0069】続いて、例えば475℃程度の非酸化性雰囲気(例えば水素雰囲気)中で基板1に対して熱処理を

施すことによって主導体膜 1 6 をリフロー させ、銅を配 線溝 1 4 の内部に隙間なく埋め込む。

【ロロ70】次に、このような主導体膜 16および導電性パリア膜 15を CMP(Chemical Mechanical Polish)法等によって研磨する。研磨スラリとしては、例えばアルミナなどの既位と過酸化水素水または硝酸第二鉄水溶液などの酸化剤とを主成分とし、これらを水に分散または溶解させたものが使用される。このようにして、図 10に示すように、配線溝 14内に鋼を主成分とする理込み第2層配線(配線) L2を形成する。理込み第2層配線 L2はプラグ13を通じて第1層配線 L1と電気的に接続されている。

【0071】研磨が終了した基板1は、その表面に防蝕処理が施される。この防蝕処理部は、研磨処理部の構成と類似した構成になっており、ここでは、まず研磨盤(ブラテン)の表面に取り付けた研磨パットに基板1の主面が押し付けられて研磨スラリが機械的に除去された後、例えばベンソトリアソール(BTA)などの防蝕剤を含んた業液が基板1の主面に供給されることによって、基板1の主面に形成された銅配線の表面部分に疎水性保護期が形成される。

【0072】防蝕処理が終了した基板1は、その表面の 乾燥を防ぐために、浸渍処理部に一時的に保管される。 浸渍処理部は、防蝕処理が終了した基板 1 を後洗浄する までの間、その表面が乾燥しないように維持するための もので、例えば純水をオーバーフローさせた浸漬槽(ス トッカ)の中に所定枚数の基板1を浸漬させて保管する 構造になっている。このとき、埋込み第2層配線L2の 電気化学的廃蝕反応が実質的に進行しない程度の低温に 冷却した純水を浸漬槽に供給することにより、埋込み第 2 層配線 L 2の廃蝕をより一層確実に防止することがで きる。 基板 1 の乾燥防止は、例えば純水シャワーの供給 など、少なくとも基板1の表面を退潤状態に保持するこ とのできる方法であれば、上記 した浸漬槽中での保管以 外の方法で行っても良い。この浸漬処理部(基板保管 部)を遮光構造にし、保管中の基板1の表面に照明光な どが照射されないようにすることができる。 これによ り、光起電力効果による短絡電流の発生を防ぐようにで きる。没法処理部を遮光構造にするには、具体的には浸 **漬柚(ストッカ)の周囲を遮光シートなどで被覆するこ** とによって、浸漬槽(ストッカ)の内部の照度を少なく とも500ルクス以下、好ましくは300ルクス以下、 さらに好ましくは100ルクス以下にする。なお、上記 のような CM P処理および CMP 装置については、例え ば本発明者らによる特願平 11-22687 5号や特願 2000-300853号に記載がある。

【0073】その後、基板1の表面の温潤状態が保たれた状態で直ちにCMP後洗浄処理に移行する。まず、基板1に対してアルカリ洗浄処理を施す。この処理は、CMP処理時のスラリ等の異物を除去する目的を有してお

り、CMP処理により基板1に付着した酸性スラリを中 和し、基板1と、異物と、洗浄用のブラシとのzete **電位を方向を揃えて、それらの間の吸着力をなくすため** に、例えば ph 8程度またはぞれ以上の弱アルカリ菜液 を供給しながら、基板1の表面をスクラブ洗浄(または) ブラシ洗浄) する。アルカリ茶液として、例えばアミノ エタノール (DAE (Diluted Amino Ethanol)、組 成:2-Aminoethanol,H2NCH2CH2OH、濃度: ロ, 001~0, 1%程度、好ましくは0, 01%)を 用いた。この菜液は、銅のエッチング作用が少なく、N H40 Hと同等の洗浄力を有する。この洗浄処理では、 ロール型洗浄方式を採用した。ただし、これに限定され るものではなく種々変更可能であり、例えばアルカリ洗 浄に隠してディスク型洗浄方式を採用することもでき る。また、酸洗浄に隔してディスク型洗浄方式やペン型 洗浄方式を採用することもできる。

【0074】 続いて、基板1に対して還元処理を施す。 ここでは、図11に示すように、水素ガス雰囲気中で、 例えば200~4.75℃、好ましくは300℃、例えば O. 5~5分、好ましくは2分程度の熱処理を基板1に 対して施した (水素 (H2) アニール) . これにより、 CMP時に発生した埋込み第2層配線 L2表面の酸化銅 膜を銅に還元することができ、その後の酸洗浄による埋 込み第2層配線 L2のエッチングを抑制または防止する ことができる。このため、配線抵抗の上昇、配線抵抗の はらっきおよび段差の発生を同時に抑制または防止で き、さらに、エッチコロージョンの発生も抑制または防 止できる。また、遠元処理を行わない場合、CMP処理 時に基板1の表面に付着したBTA等のような有機物が 洗浄処理に隠してマスクとなり絶縁膜81の表層を良好 に削りとることができない場合があるが、本実施の形態 のように遠元処理を行うことにより、CMP時に付着し たBTA等の有機物を除去することができるので、絶縁 膜 8 f の表層を、充分に、かつ、均−に除去することが できる。これらにより、半導体集積回路装置のT DDB 寿命を大幅に向上させることが可能となる。なお、場合 によっては、上記のような水素アニールを施さなくても 良い場合もある。

【ロロフ5】 続いて基板1に対して酸洗浄処理を施す。この処理は、TDDB特性の向上、残智金属除去、絡縁 限 8 f 表面のピングリングボンドの低減および絶縁膜 8 f 表面の凹凸除去等の目的を有しており、フッ酸水溶液を基板1の表面に供給してエッチングによる異物粒子(パーティクル)の除去を行う。フッ酸洗浄を挿入しただけでもTDDB特性を改善できる。これは、酸処理により表面のダメージ層が除去されて界面の密等性が向上しためと考えられる。フッ酸(HF)洗浄は、例えばブラシスクラブ洗浄を用い、HF遺度をロ、5%、洗浄時間を20秒の条件が選択できる。

【0076】本発明者らの実験によれば、アルカリ洗浄

【ロロフフ】上記の例では、遠元処理として水素アニールを施す場合について説明したが、これに限定されるものではなく、例えば水素プラズマやアンモニアプラズマを施しても良い。この場合、上記した効果の他に、遠元処理時間を短縮でき、スループットの向上を推進させることができる、という効果が得られる。水素プラズマやアンモニアプラズマに比較した場合の水素アニールの利点としては、デバイスプロセスで良く使用されており実践があること、また、真空状態を形成する必要がないこと等から、比較的容易に処理を行うことができる。という利点がある。

【0078】また、CMP処理後、上記遠元処理を行い、その後、アルカリ洗浄処理、酸洗浄処理の順で後洗浄処理を行っても良い。また、アルカリ洗浄を行わず、酸洗浄のみを行っても良い。酸洗浄のみを行っただけでもTDDB特性が改善する。これは、ダメージ層の除去により界面の特性を向上できたためと思われる。

【0079】また、上記CMP後洗浄処理に先行または 並行して、萎振1の表面を純水スクラブ洗浄、純水超音 波洗浄、純水流水洗浄または純水スピン洗浄したり、萎 振1の裏面を純水スクラブ洗浄したりしても良い。

【0080】 続いて、本実施の形態においては、図12に示すように、埋込み第2層配線 L2に対してエッチング処理を施すことにより、埋込み第2層配線 L2の上層を選択的にエッチング除去する。これにより、埋込み第2層配線 L2の上面を、CMP面である絶縁膜81の上面よりも突ませる。すなわち、埋込み第2層配線 L2の上面と、絶縁膜81の上面との間に小さな改差を生じさせている。ここでは、図12(b)に例示するように、英竜性パリア膜15の上部は、これに近接する絶縁膜81の上面の高さまで残されているが、銅からなる主等体膜16の上面、特に上部角は、埋込み第2層配線 L2において英電性パリア膜15の上部から距離d3だけ下方に離れて配置されている。ずなわち、主導体膜16の上

部角は、埋込み第2層配線し2において最も電界が集中 する上部角(導電性パリア膜 15の上部)からずれるよ うに配置されている。これにより、埋込み第2層配線し 2において、電界が最も集中し、かつ、絶縁膜81の上 面(CMP面)が接する部分に、拡散係数の高い銅から なる主導体膜15が存在しないような構造とすることが できる。このため、上記電界集中に起因する銅の拡散を 抑制または防止することが可能となる。この結果、TD DB寿命を向上させることが可能となる。距離d3は、 例えば1 On m程度またはそれ以上である。なお、この ような段差形状を採用することを考慮して、子の配線溝 14の深さ(すなわち、絶縁膜84~81の絵厚)を段 差形状を採用しない場合よりも深く(厚く)しておく。 【0081】また、上記アルカリ洗浄処理または酸洗浄 処理に隠して、例えばDH値、菜液濃度または処理時間 等を所定の値に設定することにより、埋込み第2層配線 L2の上層をエッチング除去することにより、上記埋込 み第2層配線 L2を座ませることもできる。この場合、 製造工程の簡略化と製造時間の短縮が可能となる。

【0082】次に、上記埋込み第2層配線 L2の上部を 絶縁膜8 f の上面から建ませた後、例えば純水リンス処 理およびスピン乾燥や IPA (イソプロピルアルコー ル) ペーパー乾燥等のような乾燥処理、後処理を経てキャップ絶縁膜の形成工程に移行する。

【0083】ここでは、まず、図13に示すように、基板10表面(埋込み第2層配線 L 2が露出する面)に対して、水素プラズマ処理を施す。この水素プラズマ処理条件は、例えば基板1の直径を8インチ(= 約200m)とした場合、処理圧力を5.0Torr(=6.661×1.02Ps)、高周波(RF)電力を60.0W、基板温度を400℃、水素ガス流量を5000m3/min、処理時間を10~30秒とすることができる。電極間距離は60.0mils(15.24mm)とした。

【0084】続いて、上記水森ブラスマ処理後、大気開放せず連続して、図14に示すように、基版1の表面(埋込み第2層配線 L2が露出する面)に対して、アンモニア(NH3)プラスマ処理を施す。このアンモニアプラスマ処理条件は、例えばアンモニア流量を200cm3/min程度とした以外は、上記水森ブラスマ条件と同じである。

【0085】なお、プラズマ処理条件は、これら例示した条件に限られないのはもちろんである。本発明者らの検討では、圧力が高いほとプラズマダメージを低減でき、基板温度が高いほとTDDB寿命の基板内はらつきの低減と長寿命化がはかれることが明らかとされた。また、基板温度が高く、RF電力が大きく、処理時間が長いほどOuの表面にヒロックが発生しやすい、という知見が得られている。これらの知見と装置構成等による条件のばらつきを考慮すると、例えば処理圧力はロ・5~

6 To:rr (= 0, 66661×102~7, 9993 2×102Pe)、RF電力は300~600W、基板 温度は350~450℃、水素ガス流量は50~100 0cm3/min、アンモニアガス流量は20~500 cm3/min、処理時間は5~180秒、電極間距離 は150~1000mils(3、81~25、4mm)の範囲で設定することができる。

【0086】続いて、上記アンモニアブラスマ処理後、 大気開放せず連続して、図15および図15に示すよう に、埋込み第2層配線 L2および絶縁膜81の上面上 に、配線キャップ用の絶縁膜(第1,第2の絶縁膜)8 g をCVD法等によって堆積する。絶縁膜Bg は、例え は上記絶縁膜80と同一厚さの同一材料からなる。 絶縁 膜8gの材料には、上記絶縁膜8dと同様の変形例があ る。また、図 16 (a) に示すように、埋込み第2層配 **線 L 2 の側面には、下方から上方に向かって配線幅が次** 第に広くなるようなテーパが形成されている。この埋込 第2層配線 L2の側面と絶縁膜8cの上面との成す角α は、何えば80°~90°の範囲内、具体的には、例え ば88. 7*程度である。配線の上部側の幅(配線溝1 4の上部側幅)および隣接配線の上部側の間隔(隣接配 線の上部角間の距離)は、例えば0、25μm以下、あ るいは0. 2μm以下である。配線溝14のアスペクト 比は、例えば1である。

【00.87】ここでは、水素プラスマ処理後にアンモニアプラスマ処理を施す場合について説明したが、これに限定されるものではなく種々変更可能である。例えばアンモニアプラスマ処理後に水素プラスマ処理を真空状態を維持したまま連続して行っても良い。また、アンモニアプラスマ処理のみを行っても良い。これらの場合、配線抵抗は前記した場合よりも低下したものの、TDDB寿命を向上させることができた。

【0088】また、CMP後洗浄処理後の乾燥処理の 後、水素アニール処理、水素プラズマ処理、アンモニア **フラズマ処理、配線キャップ膜形成処理の順に処理を行** っても良い。この場合のアンモニアプラズマ処理と水素 プラズマ処理との順序は逆でも良い。また、アンモニア プラスマ処理のみでも良い。 いずれにおいても水素アニ ールの条件としては、処理温度は、例えば200~47 5℃、好ましくは300℃程度、処理時間は、例えば ロ、5~5分、好ましくは2分程度とした。この方法 は、特に埋め込み配線用の銅からなる主導体膜をメッキ 法で形成する場合に適している。また、後洗浄処理中ま たはその直前の選元処理に際して水素アニールを行わな い場合に適している。このように水素アニール処理を施 すことにより、メッキ法によって形成された銅を再結晶 化させることができるので、配線抵抗を下げることが可 能となる。また、この水素アニール処理を行わずにキャ ップ膜を堆積すると、熱応力によってキャップ膜の剥離 が生じる場合があるが、水素アニール処理を施すことに より、それを抑制または防止することができる。 【0089】 このように本実施の形態では、配線キャップ用の絶縁膜 8gの堆積に先立って水素プラズマ処理およびアンモニアプラズマ処理を参振すに対して頂に施す。

【0090】アンモニアプラズマでは、CMPで酸化された網配換表面の酸化網(CuO、CuO2)を網(CU)に還元する。また、セットフロー時の網のシリサイド化を防ぐ窒化網(CuN)層が埋込み第2層配線 L2の表面(ごく薄い領域)に形成される。配線間の絶縁膜8千上面(ごく薄い領域)では、SiN化またはSiH化が進み、絶縁膜8千表面のダングリングボンドを捕獲し、また、キャップ用の絶縁膜8千と埋込み第2層配線し、また、キャップ用の絶縁膜8千と埋込み第2層配線し、および絶縁膜8千との密塞性を向上させることができ、異面のリーク電流を低減することができる。このような効果により、TDDB寿命を向上させることができる。

【0091】 - 方、水素プラズマでは、本発明者らによる特願平11-226876号や特願2000-300853号でも述べたように、アンモニアプラズマ処理等に比べて有機系の除去能力が非常に高いため、CMPでのスラリに含まれているBTA、スラリ成分やCMP後洗浄の有機酸とプロセス中に生成した残智有機物をほぼ完全に除去し、界面のリーク電流を減少させることができる。その結果、TDDB寿命をさらに向上させることができる。

【0092】したがって、この水素プラズマ処理とアン モニアプラスマ処理とを順に行うことにより、銅を主成 分として有する埋込み第2層配線23e表面の遠元およ び耐シリサイドバリア層の形成と、絶縁限界面のクリー ニングおよびSiH効果、SiN効果を得ることがで き、さらなる信頼性の向上を実現できる。層間絶縁期 が、例えばTEOS (Tetraethoxys Ilane) ガスを用い たプラスマCVD法で形成された酸化シリコン関上に、 プラズマCVD法で形成された変化シリコン膜を堆積す ることで構成されている場合において、水素プラズマと アンモニアブラズマとを組み合わせて行ったサンブルで は、アンモニアプラスマ処理単独の場合と比較して、T DDB寿命が約2桁向上することが本発明者らによって 明らかとされた。また、層間絶縁膜として上記SiLK を用いた場合でも、水素プラズマおよびアンモニアプラ スマを用いた場合には、例えば約D. 13~D. 17M V/cm、10年の動作環境でも充分な信頼度を確保で きることが本発明者らの実験によって明らかとされた。 【0093】また、本実施の形態においては、上記のよ うに埋込み第2層配線 L 2の上部角において電界が集中 する領域EFAから埋込み第2層配線L2の銅からなる 主導体膜16の上部角を離間させたことにより、電界集 中に起因する銅の拡散を抑制または防止することができ るので、隣接埋込み配線間で生じるリーク電流を抑制ま

たば防止でき、TDDB寿命をさらに向上させることが可能となる。図17(e)は埋込み銅配線構造における電界強度とリーク電流との関係を本構造と過常構造とで比較したグラフ図、(b)は埋込み銅配線構造に対ける電界強度とTDDB寿命との関係を本構造と通常構造とで比較したグラフ図である。通常構造は、絶縁膜81上面と埋込み第2層配線し2の上面との間に政差を生じさせない一般的な構造である。本構造を採用した場合、通常構造よりも、リーク電流を低減でき、絶縁破壊耐圧を向上できる上、TDDB寿命を通常構造よりも2桁程度向上させることができた。

【0094】(実施の形態2)図18は、本発明の他の実施の形態である半導体装置の製造工程中(図16と同っの配線キャップ用の絶縁膜の堆積工程後)の要部拡大断面図を示している。

【0095】本実施の形態2においては、図18に示す ように、埋込み第2層配線 L 2の上面が全体的に絶縁膜 8fの上面(CMP面)よりも下方に空んでいる。すな わち、埋込み第2層配線 L2の導電性パリア膜 1.5の上 部も、絶縁膜81の上面(CMP面)よりも下方に変ん でいる。これにより、導電性パリア膜15および主導体 **関 1 5.0両方の上面、特に上部角が、これに近接する絶** 縁棋8fの上面から離間されている。 この場合、埋込み 第2層配線L2において、その上部角の電界が集中する 領域EFA内に、銅からなる主導体膜 1 5の上部角が存 在するが、その領域EFAが、リークパスが形成され具 い絶縁膜81の上面(СМP面、絶縁膜81,8gの界 面)から離間されている。このため、仮に埋込み第2層 配線 L2の上部角に電界が集中することで主導体膜15 の銅がイオン化したとしても、そのイオン化された鋼が 絶縁膜8 f の上面を通じて拡散してしまう現象を抑制ま たは防止できる。すなわち、互いに隣接する埋込み第2 尼配線 L2,L2間にリークパスが形成されるのを抑制 または防止できる。したがって、TDDB寿命を向上さ せることが可能となる。

【0096】このような構造を形成するには、前記のMP処理後洗浄処理の後のエッチング処理に関して、 築電性パリア限15および主導体膜15が選択的にエッチング処理を施せば、良い。

【ロロタ7】なお、 銅からなる主導体膜 16 の堆積工程 後のCMP処理、 CMP後洗浄処理、 遠元 (水素アニール) 処理、アンモニアプラスマ処理および水素プラスマ 処理等のような各種処理については、 前記実施の形態 1 と同じなので説明を省略する。

[0098] (実施の形態3) 上記のように、銅配線の実用化に隠しては、銅の拡散を防止するためのパリア膜が必須と考えられているが、配線の微細化に速れて、配線断面接中に占める高抵抗のパリア膜の断面接が増加することにより配線抵抗が増加する結果、配線材料として

網を適用したメリットが薄れるという問題が発生する. 【〇〇99】そこで、本発明者らは、銅の拡散現象につ いて改めて実験を行い検討した。その結果、本発明者ら は、前記したように銅の拡散現象について本質的なメカ ニズムを初めて見出した。そして、その新しい見地から 本発明者らは、配線満内の側壁部および底部にイオン化 されていない中性ですを成膜すること(銅の純度を上げ ること)、前記アンモニアプラズマ処理、水業プラズマ 処理またはその両方を施すこと、あるいはこれらと前記 CMP処理または洗浄処理等とを組み合わせることによ り、導電性パリア膜の膜厚を1 Dnm未満に薄くして も、あるいは、英電性パリア映自体を無くしてしまって も (パリアレス埋込み配線構造)、 Cu 配線を有する半 基体集積回路装置のTDDB寿命を向上させることがで きることを初めて見出した。すなわち、銅のみで埋込み 配線を構成した場合でも充分は信頼度を達成することが でき、実用的なCu配線を形成することが可能であるこ とが本発明者らの実験によって初めて判明した。なお、 これについては、本発明者らによる特願2000-10 4015号または特願2000-300853号に記載

【0100】本実施の形態3は、そのパリアレス埋込み配線構造に本発明を適用した場合を説明するものである。図19(a)は、本実施の形態の半導体装置の製造工程中(図16と同一の配線キャップ用の絶縁膜の堆積工程後)の要部断面図、図19(b)は図19(a)の一要部拡大断面図をそれぞれ示している。

【0101】本実施の形態3においては、図19に示す ように、埋込み第2層配線し2が、銅からなる主導体膜 16のみで構成されている。すなわち、銅からなる主導 休限 1 5 と、絶縁膜 8 c , 8 d , 8 e , 8 f との間には 送轍性パリア膜が形成されておらず、主導体膜 1 5 は、 絶縁膜8c,8d,8e,8fに直接接した状態で配線 游14内に埋め込まれている。このため、埋込み第2層 配換し2の配線抵抗を大幅に低減できる。また、異層配 換間が革電性パリア膜を介さずに直接接続される(ここ では、埋込み第2層配線 L2と第1層配線 L1とが直接 接続される構造を例示したが、配線層の異なる銅配線同 士が直接接続される場合もある)ので、その異層配線間 の接触抵抗を大幅に低減させることができ、微細なスル - ホールでの抵抗を低減させることが可能となってい る。 したがって、配線游14やスルーホール12が微細 化されたとしても半導体集積回路装置の性能を向上させ ることが可能となる。 したがって、半導体装置を構成す る配線の微細化を推進できる。

【0102】そして、本実施の形態においては、その主 導体膜16の上面が、絶縁膜81の上面(CMP面)よ りも下方に強んでいる。すなわち、銅からなる主導体膜 16の上部角は、これに近接する絶縁膜81の上面から 距離するだけ下方に離れて配置されている。この場合、 理込み第2層配線 L 2 において、その上部角の電界が集中する領域 E F A内に、銅からなる主導体映 1 6の上部角が存在するが、その領域 E F Aが、リークパスが形成され易い絶縁映 B f の上面(CMP 面、絶縁映 B f f 。 B g の界面)から離れている。このため、前記実施の形態2 と同様に、互いに隣接する理込み第2 層配線間 L 2 に リークパスが形成されるのを抑制または防止できるので、T D D B寿命を向上させることが可能となる。 [0103] この場合、銅からなる主導体映 1 6 は、例えば3 0 0 n m程度のデポ映度でスパッタリング法にって堆積する。この際の条件は、例えば次の通りである。圧力は、例えば0.02 P e 、直流(D C)パワーは、例えば1 0 k W、ターゲットと基板1 との距離は、例えば3 0 0 ~ 4 0 0 mm、温度は、例えば空温である。

【0104】このように本実施の形態においては、主導体限16をスパッタリング法によって堆積することにより、CVD法やメッキ法に比べて、化合物の生成を非常に少なくすることができる。また、その際のターゲットとして、例えば99、999%(5N)以上の純度の高い無酸と2。中の銅の濃度を99、9,99%以上、好ましくは、99、999%以上にできる。したがって、さらに純度の高い鈎を堆積できる。この主導体限15の堆積に贈しては一通常のスパッタリング法を用いても良いが、ロングスロースパッタリング法を用いても良いが、ロングスロースパッタリング法を用いても良いが、ロングスロースパッタリング法を用いても良いが、ロングスロースパッタリング法を用いても良い、その場合、配線溝14への金属膜のカバレージを向上させることができる。

【0105】また、主導体膜16の銅以外の成分の濃度 は、0. Bstomic%以下または0. 2stomi c %以下である。また、本発明者らの実測結果では、そ の網以外の成分の濃度を、例えばO. O 8 a t o mic %以下、または、それよりも低い口,口5atomic %以下、あるいはそれよりもさらに低い口、口2eto mic%以下にすることが可能であった。この銅以外の 成分の濃度の値は、チップが完成した時点、すなわち、 ウェハブロセスを経てウェハからチップが切り出された 時点での値であって、その銅以外の成分が、銅配線形成 後の絶縁膜や金属膜の成膜処理時等の熱(例えばタング ステン等では成膜時に450℃程度の熱が加わる)によ って銅配線中に拡散したことを想定して算出した値であ る。実際の銅配線において、その銅以外の成分は、銅配 森の上層部(キャップ膜が接する部分)の濃度が高く、 銅配線の中心に向かって次第に薄くなるような状態で分 布していると考えられる。その銅以外の成分としては、 例えばシリコン、酸素、硫黄(硫黄は銅配線をメッキ法 で形成した場合に考えられる) またはそれらの任意の組 合せがある。

【0106】なお、銅からなる主導体膜15の堆積工程後のCMP処理、CMP後洗浄処理、逸元(水未アニール)処理、主導体膜16の上面を穿ませるための処理、アンモニアプラズマ処理および水素プラズマ処理等のような各種処理については、前記実施の形態1と同じなので説明を省略する。

【0107】(実施の形態 4)図20(a)は、本発明の他の実施の形態である半導体装置の製造工程中(図15と同一の配線キャップ用の絶縁限の堆積工程後)の要部断面図、(b)は(a)の要部拡大断面図をそれぞれ示している。また、図21は、図20(b)の変形例を示す半導体装置の製造工程中(図15と同一のキャップ用の絶縁限の堆積工程後)の要部拡大断面図を示している。

【0108】本実施の形態4においては、図20に示すように、埋込み第2層配線 L 2の上面が全体的に絶縁限8 f の上面(CMP面)よりも上方に突出している。ここでは、埋込み第2層配線 L 2を構成する等電性パリア膜15 および主導体膜16の両方の上面、特に上部角が、これに近接する絶縁膜8 f の上面から上方に離れている。図20(b)では、主導体膜16の上面(角部以外の面)の高さが、絶縁膜8 f の上面(CMP面、絶縁関8 f の上面(角部以外の面)の高さを、絶縁関8 f の上面(CMP面、絶縁関8 f の上面(角部以外の面)の高さを、絶縁関8 f の上面(CMP面、絶縁関8 f の上面(角部以外の面)の高さを、絶縁関8 f の上面(CMP面、絶縁関8 f の上面(の異面)の高さよりも低くしても良い。

【0109】図20および図21のいずれの場合も、埋 込み第2層配線 L 2 において、その上部角の電界が集中 する領域 EFA内に、銅からなる主導体膜 15の上部角 が存在するが、その領域EFAが、リークパスが形成さ れ易い絶縁膜81の上面(CMP面、絶縁膜81,8g の界面)から離れているため、前記実施の形態2と同様 に、互いに隣接する埋込み第2層配線 L2, L2間にリ - クパスが形成されるのを抑制または防止できる。 した がって、TDDB寿命を向上させることが可能となる。 【ロ110】このような構造を形成するには、図22に 示すように、前記CMP処理後洗浄処理の後のエッチン グ処理に際して、絶縁膜81の上層部が選択的にエッチ ングされる条件で基板1に対してエッチング処理を施せ ば良い。この場合、CMP処理によってダメージを受 け、化学的に不安定となっている絶縁膜8fの上層を除 去するので、このエッチング処理後の絶縁膜8tの表層。 は、化学的安定性および済浄度の高い状態となる。した がって、本実施の形態によれば、さらに埋込み第2層配 森 L 2 , L 2間 の絶縁膜 8 f 表層でのリークバスの形成 を抑制または防止できる。

【O 1 1 1】また、上記酸洗浄処理に隠して、例えば p H値、業液濃度または処理時間等を所定の値に設定する ことにより、絶縁膜 8 1 の上層をエッチング院去するこ とにより、上記埋込み第2月配線 L 2を突出させることもできる。この場合の酸洗浄の菜液としては、例えばフッ酸(HF)、フマル酸、有機酸等を選択することができる。この場合、製造工程の解略化と製造時間の短縮が可能となる。

【0112】なお、飼からなる主導体膜16の堆積工程後のCMP処理、CMP後洗浄処理、逸元(水衆アニール)処理、アンモニアプラスマ処理および水衆プラズマ処理等のような各種処理については、前記実施の形態1と同じなので説明を省略する。

[0113] (実施の形態5) 本実施の形態5において は、前記実施の形態3で説明したパリアレス埋込み配線 構造に、前記実施の形態4の構造を適用した場合につい て説明する。図23(a)は、本実施の形態における半 **導体装置の製造工程中(図15と同一の配線キャップ用** の絶縁膜の堆積工程後) の要部断面図、図23 (b) は 図23 (a) の要部拡大断面図をそれぞれ示している。 【ロ114】本実施の形態においては、その主導体膜1 6の上面が、絶縁膜8fの上面(CMP面)よりも上方。 に突出している。すなわち、銅からなる主導体膜16の 上面の上部角は、これに近接する絶縁膜81の上面から 距離するだけ上方に離れて配置されている。この場合、 埋込み第2層配線 L2において、その上部角の電界が集 中する領域EFA内に、銅からなる主導体膜15の上部 角が存在するが、その領域EFAが、リークバスが形成 され易い絶縁膜Bfの上面(CMP面)から離れてい る。また、埋込み第2層配線 L2の上部を突出させる方 法は、前記実施の形態4と同様に絶縁膜81の上層部の エッチングするものである。したがって、前記実施の形 態 4で説明したように、エッチング処理後の絶縁膜 8 1 の表層は、化学的安定性および済浄度の高い状態とな る。これらにより、互いに隣接する埋込み第2層配線間 L2, L2にリークパスが形成されるのを抑制または防 止できるので、T DDB寿命を向上させることが可能と なる。

【0115】これ以外の構造は、前記実施の形態3、4で説明したのと同じなので説明を省略する。また、銅からなる主導体限16の堆積工程後のCMP処理、CMP後洗浄処理、遠元(水素アニール)処理、アンモニアプラズマ処理および水素プラズマ処理等のような各種処理については、前記実施の形態1と同じなので説明を省略する。

[0116] (実施の形態5) 図24は、本発明の他の 実施の形態である半導体装置の製造工程中(図15と同 - のキャップ用の経縁膜の堆積工程後)の要部拡大断面 図を示している。

【0117】本実施の形態らにおいては、図24に示すように、埋込み第2層配線に2の導電性パリア映15の上部が、絶縁既84の上面および主導体映15の上面よりも上方に突出されている。絶縁膜84の上面と主導体

膜16の上面(角部以外の面)との高さはほぼ同じである。この場合は、埋込み第2層配線 L2において電界が集中する領域EFAおよび主導体膜16の上部角が、発縁膜84の上面(CMP面)から離れている。これにより、互いに隣接する埋込み第2層配線 L2、L2間にリークパスが形成されるのを抑制または防止できる。したがって、TDDB寿命を向上させることが可能となる。【O118】このような構造を形成するには、前記CMP処理後洗浄処理の後のエッチング処理に際して、主導体膜16および絶縁膜84が選択的にエッチングされる条件で基板1に対してエッチング処理を施せば良い。

【0119】また、上記アルカリ洗浄処理および酸洗浄処理に隠して、例えばpH値、菜液温度または処理時間等を所定の値に設定することにより、主導体膜16の上層および絶縁膜81の上層をエッチング除去する。例えばアルカリ洗浄処理で主導体膜16の上部を除去し、酸洗浄処理で絶縁膜81の上部を除去する。このようにして、上記埋込み第2層配線L2の導電性パリア膜15の上部のみを突出させることもできる。この場合、製造工程の簡略化と製造時間の短縮が可能となる。

【ロ120】なお、銅からなる主導体膜16の堆積工程後のCMP処理、CMP後洗浄処理、逸元(水素アニール)処理、アンモニアブラズマ処理および水素ブラズマ処理等のような各種処理については、前記実施の形態1と同じなので説明を省略する。

【0121】(実施の形態7)本実施の形態7においては、デュアルダマシン法による埋込み配線構造の形成方法の一例を図25~図30によって説明する。なお、図25(e)は、半導体装置の製造工程中における要部平面図、図25(b)は図25(e)の×2-×2線の断面図を示している。また、図25~図30は、図25に 技く製造工程であって、図24(e)の×2-×2に相当する部分の断面図を示している。

[0122] 図25に示すように、絶縁膜8度上には、 ・絶縁膜(第1の絶縁膜)8h~8lが下層から順に堆積 されている。絶縁膜8h,8kは、前記絶縁膜8eと同 一の低縁垂体材料からなり、その絶縁膜8eと同一厚さ で同様に形成されている。絶縁膜81,8lは、前記絶 縁膜8fと同一材料からなり、その絶縁膜8fと同一厚 さで同様に形成されている。絶縁膜8jは、前記絶縁膜 8gと同一材料からなり、その絶縁膜8fと同一厚さで 同様に形成されている。絶縁膜8jは、前記絶縁膜 8gと同一材料からなり、その絶縁膜8gと同一厚さで 同様に形成されている。

【0123】この絶縁膜8g~81には、平面円形状のスルーホール(配線開口部)17が穿孔されている。スルーホール17の底面からは埋込み第2層配線 に2の主導体膜16の上面が露出されている。また、絶縁膜8月~81には、平面帯状の配線溝(配線開口部)18が形成されている。この配線溝18の底面からは、絶縁膜81の上面およびスルーホール17が露出されている。すなわち、配線溝18とスルーホール17とは一体的に接

続されている。

【0124】このような状態において、まず、図26に示すように、前記と同様の導電性パリア映15を、前記実施の形態1と同様の条件でスパッタリング法によって推検した後、その上に、銅からなる主導体膜16を、前記実施の形態1と同様に推検する。

【0125】続いて、前記実施の形態1と同様に、水素アニール処理によるリフロ処理を施した後、この主導体膜16および導電性バリア膜15を、図27に示すように、前記実施の形態1と同様のCMP法等によって研磨し余分な部分を除去することにより、埋込み第3層配線(配線) L3を形成する。埋込み第3層配線し3は、スルーホール17を通じて埋込み第2層配線し2と電気的に接持されている。

【0126】頼いて、前記実施の形態と同様に、防蝕処理およびアルカリ洗浄処理を頂に施した後、絶縁限8」および埋込み第3層配線に3の上面(CMP面)に対して水素アニール処理(遠元処理)を施す。その後、酸洗浄処理を施した後、前記実施の形態1と同様にエッチング処理を施すことで、図28および図29に示すように、主導体限16の上層部を選択的にエッチング除去し、埋込み第3層配線に3の上面を前記実施の形態1と同様に絶縁限8」の上面よりも空ませる。なお、図29は、図28の埋込み第3層配線に3の上部角の要部拡大断面図を示している。

[0127] その後、前記実施の形態1と同様に、絶縁 関81および埋込み第3層配線に3の上面に対して、前 記水素プラズマ処理、前記アンモニアプラズマ処理また はその両方を施す。これにより、前記実施の形態1と同 様の効果を得ることができた。

【0128】その後、図30および図31に示すように、前記実施の形態1の絶縁限8gと同一材料からなる絶縁限(第2の絶縁限)8mを、その絶縁限8gと同様に堆検する。

[0129] ここでは、前記実施の形態1と同様の埋込み配線構造を例示しているが、前記実施の形態2~6で説明した構造としても良い。図32および図33は、前記実施の形態4の埋込み配線構造をデュアルダマシン法に適用した場合を例示している。図33は、図32の埋込み第3層配線し3の上部角の要部拡大断面図を示している。この場合は、埋込み第3層配線し3の上部が、絶縁限81の上面よりも上方に突出されている。

【0130】このような本実施の形態によれば、デュアルダマシン法においても前記実施の形態1~6と同様の効果を得ることが可能となる。

【0131】(実施の形態 8)本実施の形態においては、前記しのw- Kキャップ用の絶縁膜を無くした構造(Low- Kキャップレス構造)に本発明を適用した場合について説明する。

[0132] 図34は、その一例を示している。図34

(e) は、半導体装置の製造工程中(図15と同一のキャップ用の絶縁限の堆積工程後)の要部断面図、図34(b)は図34(e)の要部拡大断面図を示している。【0133】本実施の形態においては、低誘電率絶縁限からなる絶縁限8e上に直接的に配線キャップ用の絶縁限8gが堆積されている。ここでは、配線構造として前記実施の形態1と同様の構造を例示している。すなわち、埋込み第2層配線上の上面が、絶縁限8eの上面(CMP面、絶縁限8e,8gの界面)よりも下方に空んでいる。

【0134】ここでは、前記実施の形態1の埋込み配線 構造を採用した場合について説明したが、これに限定されるものではなく、前記実施の形態2~6で説明した埋込み配線構造を採用することもできる。例えば図35 は、Low- Kキャップレス構造に前記実施の形態4の 構造を適用した場合を示している。図35(e)は、半 導体装置の製造工程中(図16と同一のキャップ用の絶 緑限の堆積工程律)の要部断面図、図35(b)は図3 5(e)の要部拡大断面図を示している。ここでは、埋込み第2層配線 L2の上部が、依誘電体材料からなる絶 緑限8eの上面(CMP面、絶縁限8e、8gの界面) よりも上方に突出されている。

【D135】以上のような本実施の形態においても、前記図17で示した結果が得られた。すなわち、Lowードキャップレス構造においても、本構造を採用した場合、通常構造に比較してリーク電流を低減でき、絶縁破壊耐圧を向上できる上、TDDB寿命を通常構造に比較して2桁程度向上させることができた。

【O 1 3 5】 (実施の形態9) 本実施の形態においては、 Low- Kキャップ用の絶縁限として銅の拡散を抑制または防止するバリア性を有する絶縁既を用いる構造について説明する。

【の137】前記したように本発明者らの検討によれ は、銅を主導体限とする埋込み配線の銅の拡散は、互い に隣接する埋込み銅配線の間において、埋込み銅配線が 形成された絶縁限の上面と配線キャップ用の絶縁限との 界面(CMP面)が支配的であることが明らかにされ た。そこで、その絶縁限の界面に、銅の拡散を抑制また は防止するようなパリア性を有する絶縁限を設けること により、互いに隣接する埋込み配線間でのリークを抑制 または防止できる。

【0138】図36は、その一例を示している。図36(a)は、半導体装置の製造工程中(図16と同一のキャップ用の絶縁膜の堆積工程後)の要部断面図、図3.6(b)は図36(a)の要部拡大断面図を示している。【0139】本実施の形態においては、Lowードキャップ用の絶縁膜8f1として、銅の拡散を抑制または防止する材料が選択されている。絶縁膜8f1の具体的な材料としては、例えばトリメトキシシラン(化学式=SiH(OCH3)3)がスとN2Oガスとの退合ガスを用

いたプラズマ CV D法で形成された酸化シリコン膜(S i Ox (ほぼらi O2) 、比誘電率= 4, O) 、トリメチ ルシランガス (化学式=SiH (CH3) 3) を用いたブ ラズマCV D法で形成された炭化シリコン膜(Si Ox. 比誘竜率= 4. 3~5. O) またはトリメチルシ ランとNH3との混合ガスを用いたブラズマCVD法で 形成された炭変化シリコン膜(SiCxNy、比誘電率= 4. 3~5. 0)がある。特に、上記トリメトキシシラ ンガスを用いた場合は、銅をトラップするように作用 し、他の材料よりも、リーク電流を低減でき、高い絶縁 破壊耐圧を確保できた。このように、高い電界が集中す る箇所に位置するLow-Kキャップ用の絶縁膜8f1 の材料として、上記パリア性を有する材料を選択するこ とにより、絶縁膜811,8g1の界面(絶縁膜811 上面)でのリークパスの形成を抑制または防止できるの で、TDDB寿命を向上させることが可能となる。

【0140】また、配線キャップ用の絶縁膜8度1の材料は、前記絶縁膜8度と同じ材料としても良いが、前記しのW-Kキャップ用の絶縁膜8f1と同様に上記パリア性を有する材料を選択することにより、さらに絶縁膜8f1,8度1界面でのリークパスの形成を抑制または防止できるので、さらにTDDB寿命を向上させることが可能となる。この場合、絶縁膜8f1,8度1は、互いに同一材料となるようにすることが好ましい。これにより、絶縁膜8f1,8度1の密集性を向上させることができ、絶縁膜8f1,8度1の密集性を向上させることができ、絶縁膜8f1,8度1界面でのリークパスの形成を抑制または防止できる。

【0141】また、図36では、埋込み第2層配線 L2の上面と、絶縁膜8+1の上面(CMP面、絶縁膜8+1の上面(CMP面、絶縁膜8+1の上面(CMP面、絶縁膜8+1、6で説明した埋込み配しているが、前記実施の形態1~6で説明した埋込み配線構造を採用しても良い。これにより、さらにTDDB寿命を向上させることが可能となる。

【0142】また、図36では、茣竜性バリア膜15が設けられている場合を例示しているが、前記実施の形態3、5で説明したバリアレス埋込み配線構造としても良い。すなわち、埋込み配線を飼からなる主導体膜のみで構成しても良い。この場合、埋込み配線構造は、前記埋込配線の上面とその周囲の絶縁膜の上面との間に良差を設ける本構造の場合と、その段差を設けない通常構造の場合とがある。いずれのの場合もTDDB寿命を向上させることが可能となる。

【0143】(実施の形態10)本実施の形態においては、理込み配執構造を構成する層間絶縁限として銅の拡散を防止するパリア性を有する絶縁限を用いる構造について説明する。

【0144】図37は、その一例を示している。図37 (e)は、図30と同一工程時(配線キャップ用の絶縁 膜を堆積後)の半導体装置の要部断面図、図37(b) は図37(e)の要部拡大断面図を示している。 [0145] 本実施の形態では、理込み配線構造を形成する絶縁限(第1の絶縁限)8 p~8 r の材料として、例えばトリメトキシシラン(化学式=SiH(OCH3)3)ガスとN2Oガスとの退合ガスを用いたプラスマCVD法で形成された酸化シリコン膜(SiOx、(ほぼSIO2)、比誘電率=4.0)、トリメチルシランガス(化学式=SiH(CH3)3)を用いたプラスマCVD法で形成された炭化シリコン膜(SiCx、比誘電率=4.3~5.0)等のような銅の拡散を抑制または防止する材料が選択されている。この場合も前記実施の形態9と同様の効果を得ることができる。

【0146】また、配線キャップ用の鉛緑膜(第2の絶緑膜)の度、8h,8mの材料は、前記実施の形態で説明した材料を用いても良いが、前記絶縁膜8p~8rと同様にパリア性を有する材料を選択することにより、さらに絶縁膜8p,8gの界面および絶縁膜8r,8mの界面でのリークパスの形成を抑制または防止できるので、さらにTDDB寿命を向上させることが可能となる。この場合も、絶縁膜8p,8g、絶縁膜8q,8hおよび絶縁膜8r,8mを、それぞれ互いに同一材料とすることにより、それら絶縁膜8p,8g、絶縁膜8q,8hおよび絶縁膜8r,8mのそれぞれの密書性を向上させることができるので、絶縁膜8p,8gの界面および絶縁膜8r,8mの界面でのリークパスの形成を抑制または防止できる。

【〇147】また、図37では、埋込み第2層配線 L2の上面と、絶縁膜8 pの上面(CMP面、絶縁膜8 pの 8 gの界面)との間および埋込み第3層配線 L3の上面 と、絶縁膜8 rの上面(CMP面、絶縁膜8 r.8 mの 界面)との間に改差の無い通常構造を例示しているが、 前記実施の形態1~6で説明した埋込み配線構造を採用 しても良い。これにより、さらにTDDB寿命を向上さ せることが可能となる。

【0148】また、図37では、埋込み第2層配線 L2 および埋込み第3層配線 L3の各々において築電性パリア限15が設けられている場合を例示しているが、前記実施の形態3,5で説明したパリアレス埋込み配線構造としても良い。すなわち、埋込み配線を調からなる主導体限のみで構成しても良い。この場合も、埋込み配線構造は、前記埋込配線の上面とその周囲の絶縁限の上面との間に段差を設ける本構造の場合と、その段差を設けない過常構造の場合とがある。いずれのの場合もTDDB寿命を向上させることが可能となる。

【0149】(実施の形態11) 前記実施の形態1においては、埋込み配線を形成するためのCMP処理に隠して、砥粒を含む研磨液(スラリ)を使用した化学機械研磨(有砥粒化学機械研磨)方法を用いた場合について影

明した。

[0150] 本実施の形態においては、そのCMP処理に関して、前記略位フリー化学機械研磨を用いる方法について説明する。

【0151】まず、前記図9に示したように主導体膜1 6を基板1の主面上全面に堆積した後、これを軽粒を含まないスラリを使用した化学機械研磨(低粒フリー化学機械研磨)(第1ステップのCMP)法により除去する。

[0152] ここで移位フリー化学機械研磨とは、アルミナ、シリカなどの粉末からなる移植の含有量が0.5%重量以下の研磨液(スラリ)を使用した化学機械研磨を意味し、研磨液としては、特に移植の含有量が0.1 重量%以下のものが好ましく。0.05重量%以下あるいは0.01重量%以下のものはさらに好ましい。

[0153] また、研磨液としては、銅の腐食域に属す るようにそのpHが調整されたものが使用され、さらに 導電性パリア膜15に対する主導体膜16の研磨選択比 が少なくとも 5以上となるようにその組成が調整された ものが使用される。このような研磨液として、酸化剤と 有機酸とを含んだスラリを例示することができる。 酸化 割としては、過酸化水素、水酸化アンモニウム、硝酸ア ンモニウム、塩化アンモニウムなどを例示することがで き、有機酸としては、クエン酸、マロン酸、フマル酸、 リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、 乳酸、コハク酸、シュウ酸などを例示することができ る。これらのうち、過酸化水素は金属成分を含まず、か つ強酸ではないため、研磨液に用いて好適な酸化剤であ る。また、クエン酸は食品添加物としても一般に使用さ れており、毒性が低く、廃液としての害も低く、臭いも なく、水への溶解度も高いため、研磨液に用いて好適な 有機酸である。本実施の形態では、例えば純水に5体機 %の過酸化水素と0.03重量%のクエン酸とを加え、 低粒の含有量をO、O 1重量%未満にした研磨液を使用 する:

【0154】上記研磨液で化学機械研磨を行うと、まず 銅表面が酸化剤によって酸化され、表面に薄い酸化層が 形成される。次に酸化物を水溶性化する物質が供給され ると上記酸化層が水溶液となって溶出し、上記酸化層の 厚さが減る。酸化層が薄くなった部分は再度酸化性物質 に晒されて酸化層の厚さが増し、この反応を繰り返して 化学機械研磨が進行する。なお、このような砥粒フリー の研磨液を使用した化学機械研磨については、本頭発明 者などによる日本特膜平9-29937号および特膜 平10-317233号に詳しく記載されている。

[0155] 研磨の条件は、一例として荷重= 250g /cn2、ウエハキャリア回転数= 30rpm 、定盤回転数= 25rpm 、スラリ流量= 150cc/minとし、研磨パッド は、米国ロデール(Rodel) 社の硬質パッド(IC140 の)を使用する。研磨の終点は、主導体膜15が除去さ れて下地の導電性パリア联15が露出した時点とし、終点の検出は、研磨対象が主導体関15から導電性パリア 関15になったときに変化する定盤またはウエハキャリアの回転トルク信号強度を検出することによって行う。 また、研磨パッドの一部に穴を開け、基板1表面からの 光反射スペクトル変化に基づいて終点を検出したり、スラリの光学的スペクトル変化に基づいて終点を検出したり、ス

【0156】この場合、上記の残粒フリー化学機械研磨を行うことにより、配線排14の外部の主導体膜16は発と除去されて下層の導電性パリア膜15が露出するが、下地段差に起因して生じた導電性パリア膜15の建みなどには、この研磨では除去しきれなかった主導体膜16が残存する。

【0157】そこで、配換溝14の外部の導電性パリア 関16とその上面に局所的に残った主導体限16とを除 去するために、基板1に対して、低粒を含む研磨液(ス ラリ)を使用した化学機械研磨(有低粒化学機械研磨) を施す。ここで有低粒化学機械研磨とは、アルミナ、シ リカなどの粉末からなる低粒の含有量が0、5重量%よ りも多いの研磨液を使用した化学機械研磨を意味する。 本実施の形態では、研磨液として軽水に5体積%の過酸 化水素、0、03重量%のクエン酸および0、5重量% の低粒を混合したものを使用するが、これに限定される ものではない。この研磨液は、前記のスラリ供給管31 でを退じて第2定盤31c2の研磨パッド31pに供給 まれる。

【0158】また、この有砥粒化学機械研磨においては、導電性パリア膜15の上面に局所的に残った主導体 関16の除去に引き続いて、配線溝14の外部の導電性 パリア膜15を除去する。そこで、導電性パリア膜15 に対する主導体膜16の研磨選択比が前記砥粒フリー化 学機械研磨のぞれよりも低い条件、例えば選択比3以下 の条件で研磨を行い、配線溝14の内部の主導体膜16 の表面が研磨されるのを抑制する。

【0159】研磨の条件は、一例として荷重=120g/on2、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=150cc/minとし、研磨パッドは、ロデール社のIC1400を使用する。研磨里は導電性パリア限15の限厚相当分とし、研磨の終点は、導電性パリア限15の限厚および研磨速度から算出した時間によって制御する。

【0160】上記の有砥粒化学機械研磨を行うことにより、配線溝14の外部の導電性パリア膜15は殆ど除去されて下層の絶縁膜81が露出するが、下地段差に起因して生じた絶縁膜81の上面の小さな変みなどには、上記の研磨で除去しきれなかった導電性パリア膜15が残存する。

【0161】次に、配線溝14の内部の主導体膜16の 研磨を可能な限り抑制しつつ、配線溝14の外部の絶縁 限 8 1 上に局所的に残った導電性バリア联15を除去するための選択的化学機械研磨を行う。この選択的化学機械研磨は、主導体限16に対する導電性バリア限15の研磨選択比が少なくとも5以上となる条件で行う。また、この化学機械研磨は、主導体限16の研磨速度に対する絶縁限81の研磨速度の比が1よりも大きくなる条件で行う。

[0.162] 上記選択的化学機械研磨を行うには、一般に対記有機粒化学機械研磨で使用したようなの、5里量%よりも多いの機粒を含有する研磨液に防食剤を添加したものを使用する。防食剤とは、主導体膜16の表面に耐食性の保護膜を形成することによって研磨の進行を阻止または抑制する薬剤をいい、ベンツトリアソール(BTA)、BTAカルボン酸などのBTA誘導体、ドデシルメルカプタン、トリアソール、トリルトリアソールなどが使用されるが、特にBTAを使用した場合に安定な保護膜を形成することができる。

【0163】防食剤としてBTAを使用する場合、その 濃度はスラリの種類にもよるが、通常は 0.001~1 重重%、より好ましくは 0.01~1 重重%、さらに好ましくは 0.1~1 重重%、さらに好ましくは 0.1~1 重量% (3 段階)の添加で十分な効果が得られる。本実施の形態では、研磨液として前記を他上が前記で使用した研磨液に防食剤として 0.1 重量%のBTAを温合したものを使用するが、これに限定されるものではない。また、防食剤の添加による研磨速度の低下を避けるために、ボリアクリル酸、ボリメタクリル酸、これらのアンモニウム塩またはエチレンジアミン四酢酸(EDTA)などを必要に応じて添加してもよい。なお、このような防食剤を含むスラリを使用した化学機械研磨については、本酶発明者などによる特額平10~209857号、特額平9~299937号および特額平10~209857号、特額平9~299937号および特額平10~21233号に詳しく記載されている。

【0164】この選択的化学機械研磨は、前記の有等粒化学機械研磨が終了した後、引き続いてCMP装置の定盤の上で行われる。防食剤を添加した研磨液は、スラリ供給管を通じて研磨パッドの表面に供給される。研磨の条件は、一側として荷重=120g/cm2、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=190co/minとする。

【0165】上記の選択的化学機械研磨を行うことにより、前記図10に示したように、配線溝14の外部の導電性パリア膜15がすべて除去され、配線溝14の内部に埋込み第2層配線L2が形成される。

【0166】埋込み第2層配線 L2の形成が完了した上記基板1の表面には、低粒などのパーティクルやC山酸化物などの金属粒子を含んだスラリ残渣が付着している。そこで、このズラリ残渣を除去するために、まず、クリーン・ステーションにおいてBTAを含む純水で基板1を洗浄する。このとき、洗浄液に800kHz以上

の高周波振動を加えて基版1の表面からスラリ残渣を遊離させるメガソニック洗浄を併用してもよい。次に、表面の乾燥を防ぐために基版1を退潤状態に保持した状態で研磨処理部から後洗浄部に搬送し、第1洗浄部においての、1重量%のNH4 OHを含む洗浄液を用いたスクラブ洗浄を行い、続いて第2洗浄部において純水を用いたスクラブ洗浄を行う。前記のように、後洗浄部は、洗浄中の基板1の表面に光が照射することに起因して埋込み第2層配線し2に腐食が発生するのを防ぐため、全体が遮光盤で覆われている。

【0167】上記スクラブ洗浄(後洗浄)が完了した基板1は、スピンドライヤ等で乾燥された後、次工程へ搬送される。その後の工程は前記実施の形態1と同様である。

【0168】本実施の形態によれば、前記実施の形態1 の場合よりさらにTDDB寿命を向上させることができる。なお、アンモニアブラスマ処理を行わず、既粒フリーの化学機械研磨のみを行っただけでもTDDB特性が改善することが本発明者らの検討により判明した。このように既粒フリーの場合にTDDB寿命が向上するのは酸化シリコン膜に与えるダメージを低減できるためと考えられる。有既粒の場合、スラリには2~3ヵmの粒径(2次粒径)の既粒(アルミナ等)が含まれる。この形粒によりマイクロスクラッチが生じ、酸化シリコン膜(絶縁膜81等)の表面にダメージを与える。しかし、既粒フリーの場合にはスラリに既粒が含まれず、あるいは含まれていてもごく少数であるため、ダメージを大幅に経滅できる。このため、TDDB特性が改善されたものと考えられる。

【0169】(実施の形態12)本実施の形態においては、前記実施の形態1のCMP後洗浄処理にける酸洗浄処理に隔して、築液として前記有機酸を用いるが、またはフッ酸と有機酸との温合業液を用いる。これ以外は、前記実施の形態1と同じである。有機酸として、例えばクエン酸を用いた場合、たとえばブラシスクラブ洗浄を用い、クエン酸濃度を5%、洗浄時間を45秒の条件が選択できる。

【0170】このように有機酸洗浄を用いることにより、CMP等で生じた表面のダメージ屋を除去することができる。これによりTDDB寿命を向上できる。また、有機酸を用いた場合、下地に影響を与えずに金属イオンのみを除去できる効果もある。すなわち、Fe、K、Ca等の不純物を選択的に除去することができる。【0171】以上、本発明者によってなされた発明を更施の形態に関定されるものではなく、その要旨を逸眺しない範囲で種々変更可能であることはいうまでもない。【0172】前記実施の形態では、キャップ膜を後処理(プラズマ処理)後に真空破壊することなく連続的に形成する場合について説明したが、後処理の後、一旦真空

破壊をして、その後、キャップ膜を形成しても良い。真空破壊しない方が本発明の効果をより効果的に奔することができるが、後処理におけるアンモニアプラズマ処理により薄い空化層が形成されるため、真空破壊を行い大気雰囲気に暴露しても酸化層の形成を抑制できる。よって、真空破壊した場合であっても、本実施の形態の効果をある程度奏することは可能である。

【ロ173】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるCM! S回路を有する半導体装置技術に適用した場合について 説明したが、それに限定されるものではなく、例えばD RAM (Dynamic Random Access Memory); SRAM (Static Random Access Memory) 、フラッシュメモリ (EEPROM; Electric Erasable Programmable Rea d Only Memory) またはFRAM (Ferro electric Rand om Access Memory)等のようなメモリ回路を有する半導 体装置、マイクロプロセッサ等のような論理回路を有す る半導体装置または上記メモリ回路と論理回路とを同一 半導体基板に設けている温載型の半導体装置にも適用で きる。本発明は、少なくとも微細埋込み銅配線構造を有 する半導体装置、半導体集積回路装置、電子回路装置、 電子装置またはマイクロマシン等に適用可能である. [0174]

【発明の効果】本顧によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の適りである。

【0175】すなわち、銅を主導体層とする配線の電界 集中箇所を、その周囲の絶縁膜の研磨面から離間させる ことにより、銅を主導体層とする配線間の絶縁破壊耐性 を向上させることが可能となる。

【図面の簡単な説明】

【図1】本願のTDDB寿命測定に使用した試料を示し、(a)は平面図、(b)および(c)は(a)におけるB-B。執断面およびC-C。執断面を各々示す説明図である。

【図2】測定の概要を示した説明図である。

【図3】各種層間絶縁膜材料を用いた場合の銅配線構造 におけるTDDB寿命の測定結果の説明図である。

【図4】配線間の絶縁膜としてSILKを用いて実際に 作成した配線構造の断面TEM写真の模式図である。

【図5】図4の断面TEM写真から実測値をデバイスシミュレータに入力して得られた電界分布の説明図である。

【図6】図5の埋込み配線近傍におけるY1-Y1破線の奄界分布の説明図である。

【図7】銅を主導体膜とした埋込み配線構造において電 界分布がCMP面に集中することを模式的に示した説明 図である。

【図8】(a) は本発明の一実施の形態である半導体装置の製造工程中における要部平面図、(b) は(a)の

× 1 - × 1 線の断面図である。

【図9】図8に続く半導体装置の製造工程中における図8 (a)のメ1-×1線に相当する部分の断面図である。

【図10】図9に続く半築体装置の製造工程中における図8(e)の×1-×1線に相当する部分の断面図である。

【図11】図10に続く半導体装置の製造工程中における図8(a)の×1-×1線に相当する部分の断面図である。

【図12】 (a) は図11に続く半導体装置の製造工程中における要部断面図、(b) は(a)の要部拡大断面図である。

【図13】図12に続く半導体装置の製造工程中における図8(a)のX1-X1線に相当する部分の断面図である。

[図14] 図13に続く半導体装置の製造工程中における図8(e)のX1-X1線に相当する部分の断面図である。

【図15】図14に較く半導体装置の製造工程中における図8(a)のX1-X1線に相当する部分の断面図である。

【図 1 5】 (a) は図 1 5 の要部拡大断面図、 (b) は (a) の要部拡大断面図である。

【図17】 (a) は電界強度とリーク電流との関係を本 構造と通常構造とで比較したグラフ図、(b) は電界強 度とT DDB寿命との関係を本構造と通常構造とで比較 したグラフ図である。

[図18] 本発明の他の実施の形態である半導体装置の 製造工程中(キャップ用の絶縁膜の堆積工程後)におけ る要部拡大断面図である。

【図19】(a)は本発明の他の実施の形態である半導体装置の製造工程中(キャップ用の絶縁膜の堆積工程

後)における要部断面図、(b)は(a)の要部拡大断 面図である。

[図21] 図20(b)の変形例を示す半導体装置の製造工程中(キャップ用の絶縁膜の堆積工程後)の要部拡大断面関である。

【図22】(e)および(b)は図20の半導体装置の エッチング工程時の要部断面図である。

【図23】 (a) は、本発明の他の実施の形態における 半導体装置の製造工程中(キャップ用の経緯膜の堆積工 程後)の要部断面図、(b) は (a) の要部拡大断面図 である。

【図24】 本発明の他の実施の形態である半導体装置の 製造工程中(キャップ用の絶縁膜の堆積工程後)の要部 拡大断面図である。

【図25】 (a) は、本発明のさらに他の実施の形態である半導体装置の製造工程中における要部平面図、

(b) は (a) の×2-×2線の断面図である。

【図26】図25に続く半導体装置の製造工程中における図24(a)のX2-X2線に相当する部分の断面図である。

【図27】図26に続く半導体装置の製造工程中における図24(a)の×2-×2線に相当する部分の断面図である。

[図2.8] 図2.7 に統く半導体装置の製造工程中における図2.4 (a) の×2-×2線に相当する部分の断面図である。

【図29】図28の要部拡大断面図である。

【図3.0】図2.8 および図2.9 に続く半導体装置の製造工程中における図2.4 (a) のメ2-×2線に相当する部分の戦値図である。

[図31] 図30の要部拡大断面図である。

【図32】本発明のさらに他の実施の形態である半導体 装置の製造工程中(キャップ用の絶縁膜の堆積工程後) の要部拡大断面図である。

【図33】図32の要部拡大断面図である。

[図3.4] (a) は、半導体装置の製造工程中(キャップ用の絶縁膜の堆積工程後)の要部断面図。 (b) は(a) の要部拡大断面図である。

【図3.6】 (a) は、本発明の他の実施の形態である半 資体装置の製造工程中(キャップ用の絶縁膜を推検工程 後)の要部断面図、(b) は (a) の要部拡大断面図で ある。

【図37】 (a) は、本発明のさらに他の実施の形態である半導体装置の製造工程中(キャップ用の絶縁膜を堆 核工程後)の要部断面図、(b) は (a) の要部拡大断 面図である。

【符号の説明】


- 1 基板
- 2 分離部
- 3 ゲート絶縁膜
- 4 ゲート電極
- 5 サイドウォール
- 6,7 半導体領域

8 a ~ 8 m 8 p ~ 8 r 路縁膜

- 9 コンタクトホール
- 1.0 プラグ
- 12 スルーホール
- 13 ブラグ
- 14 配線溝(配線開口部)

- 15 英電性パリア膜(第1の英体膜)
- 16 主導体膜(第2の導体膜)
- 17 スルーホール(配線開口部)
- 18 配線溝(配線開口部)
- 50~54 絶縁膜
- 55 配線溝・
- 56 埋込み配線
- L 櫛形配線
- M2 第2層配線
- P1, P2 パッド

[2 1]



S 測定ステージ

H ヒータ

Qp pチャネル型のMIS・FET

Qn nチャネル型のMIS・FET

PWL p型ウエル


NWL n型ウエル

L1 第1層配線


L2 埋込み第2層配線(配線)

L3 埋込み第3層配線(配線)


[22]




[図3]




[24]







[図6]




[図7]




[8]8]






120 10




24 11




[図12]


PH 12



[図13]


À 13:







BX 14



[図15]

ISS 15






图16]


M 15





【図17】


/247 i?


























(333)





[図31]

12 34



















(h)





プロントページの続き

(72)発明者 大橋 直史

東京都各梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 F ターム(参考) 5F033 GG03 GG04 HH04 HH11 HH18

HH19 HH21 HH23 HH27 HH32

HH33 HH34 JJ19 JJ33 KK03

KK19 KK25 KK27 MM01 MM02

MM07 MM12 MM13 MM17 NN06

NNO7 PPOS PP:15 PP21 PP22

PP27 PP28 QQ08 QQ09 QQ10

QQ11 QQ21 QQ25 QQ35 QQ37

QQ48 QQ73 QQ75 QQ78 QQ91

QQ93 QQ98 RR01 RR04 RR06

RR09 RR11 RR 15 RR21 \$503

\$\$04.\$\$11 \$\$15 \$\$21 W15

W16 XX00 XX31

5F048 AA07 AB01 AC03 BA01 BB05

8808 BB09 BB11 BB12 BC06

BEO3 BF01 BF06 BF07 BF16

BG14 DA25

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	•
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR Q	UALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.